STM32F103CBU6TR RepresentativeSTM32F103CBU6TR Package Dimensions
Kho Linh Kiện›ST›UFQFPN-48(7x7)›STM32F103CBU6TR

STM32F103CBU6TR

MFR#: STM32F103CBU6TRUFQFPN-48(7x7) · 48 chân · Pitch 0.50mmIPC_TOLERANCE_VARIATION★ 5.0 (0)

STM32F103CBU6TR (UFQFPN-48(7x7)) is a 48-pin embedded microcontroller unit (mcu) featuring a 7.00 × 7.00 × 0.60 mm mechanical envelope (lead pitch e = 0.50 mm). Rated for 3.0V ~ 3.6V (Typ 3.3V) supply operation across -40°C ~ +85°C (Industrial Grade) with integrated USB, UART, SPI, I2C, ADC, PWM, JTAG / SWD, IrDA, CAN, RTC/CLK, SWD/JTAG interfaces.

Bước lưới:
Đơn vị:
CHẾ ĐỘ LIÊN KẾT ĐỒNG BỘ (CROSS-PROBE)Chạm hoặc rê chuột vào bất kỳ chân nào trên Symbol, Footprint, Mô hình 3D hoặc Bảng Sơ đồ chân để đồng bộ hóa 4 chiều
[1] KÝ HIỆU SYMBOL (IEEE-315)
U1 · STM32F103CBU6TR (UFQFPN-48(7x7))1VBAT2PC133PC14-OSC32_I4PC15-OSC32_O5PD0-OSC_IN6PD1-OSC_OUT7NRST8VSSA9VDDA10PA0-WKUP11PA112PA213PA314PA415PA516PA617PA718PB019PB120PB2/BOOT121PB1022PB1123VSS_124VDD_148VDD_347VSS_346PB945PB844BOOT043PB742PB641PB540PB439PB338PA1537PA1436VDD_235VSS_234PA1333PA1232PA1131PA1030PA929PA828PB1527PB1426PB1325PB12Grid Pitch = 2.54mm (IEEE-315)-17.8-12.7-7.6-2.52.57.612.717.835.630.525.420.315.210.25.10-5.1-10.2-15.2-20.3-25.4-30.5-35.6mm
[2] FOOTPRINT 2D (IPC-7351B)
12345678910111213141516171819202122232425262728293031323334353637383940414243444546474849E=7.00mm · Pitch e=0.50mmD=7.00mm-5-4-3-2-1012345543210-1-2-3-4-5mm
[3] MÔ HÌNH 3D (.STEP / .GLB)
Kích thước vỏ: 7.00mm × 7.00mm · Pitch: 0.50mm · Bước lưới thước đo: 1.00mmĐồng bộ <100ms

Sơ đồ Chân Đồng bộ Symbol/2D/3D (48/48)

Chạm hoặc rê chuột vào từng chân để làm sáng đồng thời trên Symbol, Footprint và 3D
ChânKý hiệuLoạiChức năng (EN)
1VBATPowerPower Supply Input (VBAT — 3.3V VDD (Max 4.0V))
2PC13I/OMultiplexed I/O & Peripheral Pin PC13 (RTC/CLK)
3PC14-OSC32_INI/OMultiplexed I/O & Peripheral Pin PC14-OSC32_IN (RTC/CLK)
4PC15-OSC32_OUTI/OMultiplexed I/O & Peripheral Pin PC15-OSC32_OUT (RTC/CLK)
5PD0-OSC_INI/OMultiplexed I/O & Peripheral Pin PD0-OSC_IN (RTC/CLK)
6PD1-OSC_OUTI/OMultiplexed I/O & Peripheral Pin PD1-OSC_OUT (RTC/CLK)
7NRSTISystem Enable & Hardware Reset (NRST)
8VSSAGNDGround Reference Pin (VSSA)
9VDDAPowerPower Supply Input (VDDA — 3.3V VDD (Max 4.0V))
10PA0-WKUPI/OMultiplexed I/O & Peripheral Pin PA0-WKUP (UART, ADC, PWM)
11PA1I/OMultiplexed I/O & Peripheral Pin PA1 (UART, ADC, PWM)
12PA2I/OMultiplexed I/O & Peripheral Pin PA2 (UART, ADC, PWM)
13PA3I/OMultiplexed I/O & Peripheral Pin PA3 (UART, ADC, PWM)
14PA4I/OMultiplexed I/O & Peripheral Pin PA4 (UART, SPI, ADC)
15PA5I/OMultiplexed I/O & Peripheral Pin PA5 (SPI, ADC)
16PA6I/OMultiplexed I/O & Peripheral Pin PA6 (SPI, ADC, PWM)
17PA7I/OMultiplexed I/O & Peripheral Pin PA7 (SPI, ADC, PWM)
18PB0I/OMultiplexed I/O & Peripheral Pin PB0 (ADC, PWM)
19PB1I/OMultiplexed I/O & Peripheral Pin PB1 (ADC, PWM)
20PB2/BOOT1I/OMultiplexed I/O & Peripheral Pin PB2/BOOT1 (General)
21PB10I/OMultiplexed I/O & Peripheral Pin PB10 (UART, I2C, PWM)
22PB11I/OMultiplexed I/O & Peripheral Pin PB11 (UART, I2C, PWM)
23VSS_1GNDGround Reference Pin (VSS_1)
24VDD_1PowerPower Supply Input (VDD_1 — 3.3V VDD (Max 4.0V))
25PB12I/OMultiplexed I/O & Peripheral Pin PB12 (UART, SPI, I2C)
26PB13I/OMultiplexed I/O & Peripheral Pin PB13 (UART, SPI, PWM)
27PB14I/OMultiplexed I/O & Peripheral Pin PB14 (UART, SPI, PWM)
28PB15I/OMultiplexed I/O & Peripheral Pin PB15 (SPI, PWM)
29PA8I/OMultiplexed I/O & Peripheral Pin PA8 (UART, PWM, RTC/CLK)
30PA9I/OMultiplexed I/O & Peripheral Pin PA9 (UART, PWM)
31PA10I/OMultiplexed I/O & Peripheral Pin PA10 (UART, PWM)
32PA11I/OMultiplexed I/O & Peripheral Pin PA11 (USB, UART, PWM, CAN)
33PA12I/OMultiplexed I/O & Peripheral Pin PA12 (USB, UART, CAN)
34PA13I/OMultiplexed I/O & Peripheral Pin PA13 (SWD/JTAG)
35VSS_2GNDGround Reference Pin (VSS_2)
36VDD_2PowerPower Supply Input (VDD_2 — 3.3V VDD (Max 4.0V))
37PA14I/OMultiplexed I/O & Peripheral Pin PA14 (SWD/JTAG)
38PA15I/OMultiplexed I/O & Peripheral Pin PA15 (SPI, PWM, SWD/JTAG)
39PB3I/OMultiplexed I/O & Peripheral Pin PB3 (SPI, PWM, SWD/JTAG)
40PB4I/OMultiplexed I/O & Peripheral Pin PB4 (SPI, PWM, SWD/JTAG)
41PB5I/OMultiplexed I/O & Peripheral Pin PB5 (SPI, I2C, PWM)
42PB6I/OMultiplexed I/O & Peripheral Pin PB6 (UART, I2C, PWM)
43PB7I/OMultiplexed I/O & Peripheral Pin PB7 (UART, I2C, PWM)
44BOOT0IInput-Only Pin BOOT0 (General)
45PB8I/OMultiplexed I/O & Peripheral Pin PB8 (I2C, PWM, CAN)
46PB9I/OMultiplexed I/O & Peripheral Pin PB9 (I2C, PWM, CAN)
47VSS_3GNDGround Reference Pin (VSS_3)
48VDD_3PowerPower Supply Input (VDD_3 — 3.3V VDD (Max 4.0V))
PIN 1 VBAT
Power
Power Supply Input (VBAT — 3.3V VDD (Max 4.0V))
Lưu ý thiết kế: Backup power supply for RTC and backup registers (1.8V ~ 3.6V)
Tinh chỉnh Mật độ Hàn IPC-7351B & Span C/G/ZĐồng bộ <100ms

Sơ đồ Chân, Kích thước Cơ khí & Bản vẽ Datasheet Chung (6 Bản vẽ Chuẩn + 17 Hình Nguyên bản từ PDF)

Hiển thị đầy đủ Sơ đồ chân (Pinout), Bản vẽ kích thước vỏ (Package Outline D×E×A) và Footprint nguyên bản từ Datasheet PDF (không bị cắt xén mất chân) cho cả họ STM32F103
1. Ảnh Đại diện Linh kiệnREPRESENTATIVE
STM32F103CBU6TR - 1. Ảnh Đại diện Linh kiện
Hình nhận diện 3D & Top ViewPhóng to ›
2. Sơ đồ Chân Chuẩn (Top View)CLEANROOM PINOUT
STM32F103CBU6TR - 2. Sơ đồ Chân Chuẩn (Top View)
Đúng kiểu vỏ UFQFPN-48(7x7) (48 chân)Phóng to ›
3. Sơ đồ Chân PDF Gốc (Nguyên bản)PDF PINOUT
STM32F103CBU6TR - 3. Sơ đồ Chân PDF Gốc (Nguyên bản)
Bản vẽ Pinout Datasheet không cắt nhỏPhóng to ›
4. Bản vẽ Kích thước Vỏ (D×E×A)PACKAGE DIMENSIONS
STM32F103CBU6TR - 4. Bản vẽ Kích thước Vỏ (D×E×A)
UFQFPN-48(7x7) · 7.00×7.00mm · Pitch 0.50mmPhóng to ›
5. Bản vẽ Footprint Khuyến nghịLAND PATTERN
STM32F103CBU6TR - 5. Bản vẽ Footprint Khuyến nghị
IPC-7351B Land Pattern (49 Pads)Phóng to ›
6. Mạch Nguyên lý Ứng dụngSCHEMATIC
STM32F103CBU6TR - 6. Mạch Nguyên lý Ứng dụng
Typical Application SchematicPhóng to ›
Thư viện Sơ đồ Chân & Bản vẽ Kỹ thuật Nguyên bản từ PDF Datasheet (17 hình · Trang 1/2)
Hiển thị hình 1–12 trên tổng 17 hình nguyên bản (không cắt nhỏ mất chân) của dòng chip STM32F103
Trang 26 · p26_fig01ĐÚNG KIỂU VỎ
STM32F103CBU6TR p26_fig01
Figure 8. STM32F103xx performance line LQFP48 pinout
Trang 26 · p26_fig02ĐÚNG KIỂU VỎ
STM32F103CBU6TR p26_fig02
Figure 9. STM32F103xx performance line UFQFPN48 pinout
Trang 83 · p83_fig01ĐÚNG KIỂU VỎ
STM32F103CBU6TR p83_fig01
Figure 44. UFQFPN48 outline
Trang 84 · p84_fig01ĐÚNG KIỂU VỎ
STM32F103CBU6TR p84_fig01
Figure 45. UFQFPN48 recommended footprint
Trang 102 · p102_fig01ĐÚNG KIỂU VỎ
STM32F103CBU6TR p102_fig01
Figure 63. LQFP48 - 48-pin recommended footprint
Trang 1 · p01_fig01881×629px
STM32F103CBU6TR p01_fig01
STM32F103x8 STM32F103xB Medium-density performance line Arm®-based 32-bit MCU with 64 or 128 KB Flash, USB, CAN, 7 timers, 2 ADCs, 9 com. interfaces | Datasheet - production data |  Arm® 32-bit Cortex®-M3 CPU core - 72 MHz maximum frequenc
Trang 26 · p26_fig02Trang 26
STM32F103CBU6TR p26_fig02
Datasheet Page 26 (p26_fig02)
Trang 27 · p27_fig011546×1221px
STM32F103CBU6TR p27_fig01
Figure 10. STM32F103xx performance line VFQFPN36 pinout
Trang 36 · p36_fig011546×1295px
STM32F103CBU6TR p36_fig01
Figure 14. Power supply scheme VBAT
Trang 36 · p36_fig021546×650px
STM32F103CBU6TR p36_fig02
Figure 15. Current consumption measurement scheme
Trang 36 · p36_fig01Trang 36
STM32F103CBU6TR p36_fig01
Datasheet Page 36 (p36_fig01)
Trang 53 · p53_fig011546×513px
STM32F103CBU6TR p53_fig01
Figure 24. Typical application with an 8 MHz crystal

Thông số Kỹ thuật Trích xuất từ Datasheet (EN)

STM32F103CBU6TR (UFQFPN-48(7x7)) is a 48-pin embedded microcontroller unit (mcu) featuring a 7.00 × 7.00 × 0.60 mm mechanical envelope (lead pitch e = 0.50 mm). Rated for 3.0V ~ 3.6V (Typ 3.3V) supply operation across -40°C ~ +85°C (Industrial Grade) with integrated USB, UART, SPI, I2C, ADC, PWM, JTAG / SWD, IrDA, CAN, RTC/CLK, SWD/JTAG interfaces.
Embedded Microcontroller Unit (MCU)
Operating Supply VoltageV_CC / V_DD
3.0V ~ 3.6V (Typ 3.3V)
Place 100nF + 10µF X7R decoupling capacitors < 2mm from supply pins
Ambient Operating TemperatureT_A
-40°C ~ +85°C (Industrial Grade)
Industrial temperature grade; T_J(max) = +125°C
Clock / RF Operating Frequencyf_CLK / f_RF
72 MHz
Extracted from authoritative PDF specification tables
Current & Power RatingI_OUT / I_CC
I_GPIO(max) = ±20 mA / pin | I_VDD(total) ≤ 150 mA
21 5V-tolerant (FT) pins detected
Package Envelope (D × E × A)D × E × A
7.00 × 7.00 × 0.60 mm (A1=0.04 mm)
Package family: QFN (UFQFPN-48(7x7))
Pin Count & Lead PitchN / e
48 Pins | Pitch e = 0.50 mm (19.7 mil)
Normalized to Center-to-Center Span C per IPC-7351B
Integrated Peripheral InterfacesBuses
USB, UART, SPI, I2C, ADC, PWM, JTAG / SWD, IrDA, CAN, RTC/CLK, SWD/JTAG
Cross-linked with 4D Pinout & Schematic Symbol
Reflow & Moisture SensitivityIPC / MSL
IPC-7351B Level B | J-STD-020 (Peak 260°C) | MSL-3
60% windowed solder paste stencil on thermal EPAD
Cảnh báo: Boot Strapping Pin Alert (PB2/BOOT1, BOOT0): Do not force conflicting external pull-ups/pull-downs during POR reset.
Cảnh báo: Connect exposed thermal pad (if present) to internal ground plane via 0.3mm stitched thermal vias.

Kiểm định 5 Chuẩn

Đánh giá tự động trước khi xuất file
5/5 PASS
✓
IEEE-315 Symbol48 chân phân nhóm tự động
OK
✓
IPC-7351B Land Pattern49 pads · Pitch 0.50mm
OK
✓
IPC-7525 Kem hàn 60%EPAD 5.60×5.60mm
OK
✓
DFM JLCPCB / PCBWayKhe hở Pad min: 0.25mm
OK
✓
3D STEP AP214 & GLBKhớp gốc tọa độ (0,0,0)
OK

Xác nhận Mạch Thật & Đánh giá Kỹ thuật

Chia sẻ kết quả đặt mạch thực tế (JLCPCB / PCBWay) hoặc gửi góp ý cải thiện thư viện
★ 5.00 PCB Verified

Kích thước Cơ khí & Land Pattern (UFQFPN-48(7x7))

Trích xuất từ Datasheet & chuẩn hóa IPC-7351B
mm
Thân vỏ (D × E)Nominal
7.00 × 7.00 mm
Chiều cao (A) & Pitch (e)IPC-7351B
A=0.60mm · e=0.50mm
Kích thước Pad (W × L)Level B
0.30 × 0.55 mm
Số chân / Tổng số PadTopology
48P / 49Pad (QUAD_ROW)

BOM Ngoại vi Khuyến nghị & Mã IC Tương đương (Drop-in)

Linh kiện thụ động đi kèm theo sơ đồ nguyên lý tiêu chuẩn và các mã thay thế tương thích chân 1:1
DFM READY
Ký hiệu / Mã thay thếGiá trị / Kiểu vỏVai trò & Quy tắc Bố trí PCB (Layout Rule)
C1
Passive
100nF X7R
0402 / 0603
Tụ lọc nguồn số cho 3 cặp VDD_1..3 (Chân 24, 36, 48)
C2
Passive
100nF X7R
0402 / 0603
Tụ bù năng lượng tổng nhánh VDD
C3
Passive
100nF X7R
0402 / 0603
Mạch lọc nguồn tương tự VDDA/VSSA (Chân 8, 9) cho ADC 12-bit
C4
Passive
100nF X7R
0402 / 0603
Thạch anh chính HSE (Chân 5 PD0, Chân 6 PD1)
STM32F103CBT6
Alternative
PIN-TO-PINThay thế tương đương cho STM32F103CBU6TR (UFQFPN-48(7x7))
GD32F103C8T6
Alternative
PIN-TO-PINThay thế tương đương cho STM32F103CBU6TR (UFQFPN-48(7x7))
APM32F103C8T6
Alternative
PIN-TO-PINThay thế tương đương cho STM32F103CBU6TR (UFQFPN-48(7x7))

Bảng Sơ đồ Chân Pinout & Chức năng Điện học — STM32F103CBU6TR (UFQFPN-48(7x7), 48 Chân)

Đồng bộ 1:1 giữa Ký hiệu Nguyên lý IEEE-315 (.kicad_sym), Footprint IPC-7351B (.kicad_mod) và Mô hình 3D STEP/GLB
48 PINS
Số Chân (Pin #)Tên Tín hiệu (Signal Name)Loại Điện học (Type)Mô tả Chức năng & Lưu ý Thiết kế Mạch
1VBATPower_InChân VBAT của STM32F103CBU6TR
2PC13Digital_IOChân PC13 của STM32F103CBU6TR
3PC14-OSC32_INDigital_IOChân PC14-OSC32_IN của STM32F103CBU6TR
4PC15-OSC32_OUTDigital_IOChân PC15-OSC32_OUT của STM32F103CBU6TR
5PD0-OSC_INDigital_IOChân PD0-OSC_IN của STM32F103CBU6TR
6PD1-OSC_OUTDigital_IOChân PD1-OSC_OUT của STM32F103CBU6TR
7NRSTDigital_IOChân NRST của STM32F103CBU6TR
8VSSAGNDChân VSSA của STM32F103CBU6TR
9VDDAPower_InChân VDDA của STM32F103CBU6TR
10PA0-WKUPAnalogChân PA0-WKUP của STM32F103CBU6TR
11PA1AnalogChân PA1 của STM32F103CBU6TR
12PA2AnalogChân PA2 của STM32F103CBU6TR
13PA3AnalogChân PA3 của STM32F103CBU6TR
14PA4AnalogChân PA4 của STM32F103CBU6TR
15PA5AnalogChân PA5 của STM32F103CBU6TR
16PA6AnalogChân PA6 của STM32F103CBU6TR
17PA7AnalogChân PA7 của STM32F103CBU6TR
18PB0AnalogChân PB0 của STM32F103CBU6TR
19PB1AnalogChân PB1 của STM32F103CBU6TR
20PB2/BOOT1Digital_IOChân PB2/BOOT1 của STM32F103CBU6TR
21PB10Digital_IOChân PB10 của STM32F103CBU6TR
22PB11Digital_IOChân PB11 của STM32F103CBU6TR
23VSS_1GNDChân VSS_1 của STM32F103CBU6TR
24VDD_1Power_InChân VDD_1 của STM32F103CBU6TR
25PB12Digital_IOChân PB12 của STM32F103CBU6TR
26PB13Digital_IOChân PB13 của STM32F103CBU6TR
27PB14Digital_IOChân PB14 của STM32F103CBU6TR
28PB15Digital_IOChân PB15 của STM32F103CBU6TR
29PA8Digital_IOChân PA8 của STM32F103CBU6TR
30PA9Digital_IOChân PA9 của STM32F103CBU6TR
31PA10Digital_IOChân PA10 của STM32F103CBU6TR
32PA11Digital_IOChân PA11 của STM32F103CBU6TR
33PA12Digital_IOChân PA12 của STM32F103CBU6TR
34PA13Digital_IOChân PA13 của STM32F103CBU6TR
35VSS_2GNDChân VSS_2 của STM32F103CBU6TR
36VDD_2Power_InChân VDD_2 của STM32F103CBU6TR
37PA14Digital_IOChân PA14 của STM32F103CBU6TR
38PA15Digital_IOChân PA15 của STM32F103CBU6TR
39PB3Digital_IOChân PB3 của STM32F103CBU6TR
40PB4Digital_IOChân PB4 của STM32F103CBU6TR
41PB5Digital_IOChân PB5 của STM32F103CBU6TR
42PB6Digital_IOChân PB6 của STM32F103CBU6TR
43PB7Digital_IOChân PB7 của STM32F103CBU6TR
44BOOT0Digital_IOChân BOOT0 của STM32F103CBU6TR
45PB8Digital_IOChân PB8 của STM32F103CBU6TR
46PB9Digital_IOChân PB9 của STM32F103CBU6TR
47VSS_3GNDChân VSS_3 của STM32F103CBU6TR
48VDD_3Power_InChân VDD_3 của STM32F103CBU6TR

Câu hỏi Kỹ thuật Thường gặp (FAQ) — STM32F103CBU6TR (UFQFPN-48(7x7))

Giải đáp nhanh về sơ đồ chân Pinout, kích thước Land Pattern IPC-7351B và định dạng tệp CAD
IPC-7351B / IEEE-315

Sơ đồ chân (Pinout) và thông số điện áp của STM32F103CBU6TR (UFQFPN-48(7x7)) như thế nào?

Linh kiện STM32F103CBU6TR do ST sản xuất đóng gói kiểu UFQFPN-48(7x7) gồm 48 chân với bước chân (pitch) 0.50 mm. Các chân tiêu biểu gồm: Chân 1 (VBAT: Chân cấp nguồn dương (VBAT — 3.3V VDD (Max 4.0V))), Chân 2 (PC13: Chân Đa năng Vào/Ra & Ngoại vi PC13 (RTC/CLK)), Chân 3 (PC14-OSC32_IN: Chân Đa năng Vào/Ra & Ngoại vi PC14-OSC32_IN (RTC/CLK)), Chân 4 (PC15-OSC32_OUT: Chân Đa năng Vào/Ra & Ngoại vi PC15-OSC32_OUT (RTC/CLK)), Chân 5 (PD0-OSC_IN: Chân Đa năng Vào/Ra & Ngoại vi PD0-OSC_IN (RTC/CLK)), Chân 6 (PD1-OSC_OUT: Chân Đa năng Vào/Ra & Ngoại vi PD1-OSC_OUT (RTC/CLK)).

Kích thước Footprint chuẩn IPC-7351B của STM32F103CBU6TR là bao nhiêu?

Theo bản vẽ cơ khí Datasheet và chuẩn hóa toán học IPC-7351B (Density Level B Nominal), thân vỏ STM32F103CBU6TR (UFQFPN-48(7x7)) có kích thước danh định 7.00 × 7.00 mm, bước chân e = 0.50 mm, tổng số 49 pad đồng kèm pad tản nhiệt trung tâm (EPAD) 5.60 × 5.60 mm chia lưới kem hàn 60% theo IPC-7525.

Tải thư viện KiCad (.kicad_mod, .kicad_sym), Fusion 360 (.lbr) và mô hình 3D STEP cho STM32F103CBU6TR ở đâu?

Bạn có thể tải trực tiếp và miễn phí (giấy phép mở CERN-OHL-P-2.0) toàn bộ gói thư viện CAD đã hậu kiểm của STM32F103CBU6TR (ST, UFQFPN-48(7x7)) ngay trên trang này, bao gồm: KiCad 8 Footprint (.kicad_mod), KiCad Schematic Symbol (.kicad_sym), Autodesk Fusion 360 / Eagle (.lbr), và mô hình 3D MCAD (.STEP AP214 & WebGL .GLB).