ChipDocs.org
⌘K
2284 部品PDFアップロード
SCH3226-SY (WFBGA-100) — Symbol, Footprint IPC-7351B & 3D STEP Model

SCH3226-SY

MICROCHIPID: C633443WFBGA-100 · 100 ピン · Pitch 0.65mmIPC-7351B Verified5.0 (0)
4D 同期クロスプローブモード (CROSS-PROBE)ピンをクリックまたはホバーすると、シンボル、フットプリント、3Dモデル上で同時に強調表示されます
1. シンボル
U1 · SCH3226-SY (WFBGA-100)A2REMOTE2 -A3HVSSA4PWM1A5nHWM_INTA6PWM3A7PWRGD_OUTA8GP62 / nCTS4A9GP66 / nDSR4A10VSSB1REMOTE1 -B2+25V IN ._B3HVTRB4FANTACH3B5PWM2B6nTHERMTRIPB7PWRGD_PSB8GP67 / nRTS4B9GP65 / TXD4B10nRSMRSTB11CLKI32C1+5V_INC2+12V_INC3GP40 / DRVDEC4FANTACH1C5FANTACH2C6VSSC7GP34 / nDTR4C8GP64 / RXD4C9GP63 / nDCD4C10GP31 / nRI4C11GP12 / nDCD3D1LAD2D2VSSD3VTRD9GP61 / nLED2D10GP60 / nLED1D11GP13 / nRI3E1LFRAME#E2LAD1E3CLOCKIE5RESERVED VSSE6nHWM_INTE7nFPRST / GP3E9GP14 / nDSR3E10VTRE11GP15 / nDTR3F1PCI RESET#_F2LAD3F3LAD0F5RESERVED VSSL10GP55 / nRTS2L9VTRL8STRAPOPT ( VL7VSSL6nDCD1L5GP37 / A20ML4GP36 / nKBDRL3MDAT / GP32L2KCLK / GP22K11PS ON#_K10GP56 / nCTS2K9GP51 / nDCD2K8RXD1K7nRI1K6nDSR1K5nRTS1 / SYSOK4MCLK / GP33K3GP27 / nIO SK2nPCIRST2 / GK1VBATJ11PB IN#_J10GP57 / nDTR2J9GP52 / RXD2(J8TXD1 / SIOXNJ7nCTS1J6nDTR1 / SYSOJ5GP50 / nRI2J4KDAT / GP21J3nPCIRST3 / GJ2nPCIRST1 / GJ1AVSSH11SLP SX#_H10PB OUT#_H9GP53 / TXD2(H3nIDE RSTDRV H2VCCH1VSSG11GP16 / nCTS3G10GP11 / TXD3G9GP54 / nDSR2G7VSSG6VTRG5TEST VSSb =G3LDRQ#G2SER_IRQG1PCI_CLKF11GP42 / nIO_PF10GP17 / nRTS3F9GP10 / RXD3F7VTRGrid Pitch = 2.54mm (IEEE-315)-17.8-12.7-7.6-2.52.57.612.717.868.663.558.453.348.343.238.133.027.922.917.812.77.62.5-2.5-7.6-12.7-17.8-22.9-27.9-33.0-38.1-43.2-48.3-53.3-58.4-63.5-68.6mm
2. 2Dフットプリント
K11J11H11G11F11E11D11C11B11L10K10J10H10G10F10E10D10C10B10A10L9K9J9H9G9F9E9D9C9B9A9L8K8J8C8B8A8L7K7J7G7F7E7C7B7A7L6K6J6G6E6C6B6A6L5K5J5G5F5E5C5B5A5L4K4J4C4B4A4L3K3J3H3G3F3E3D3C3B3A3L2K2J2H2G2F2E2D2C2B2A2K1J1H1G1F1E1D1C1B1E=8.00mm · Pitch e=0.65mmD=8.00mm-6-5-4-3-2-101234566543210-1-2-3-4-5-6mm
3. 3Dモデル
パッケージ外形: 8.00mm × 8.00mm · ピッチ: 0.65mm · ルーラー目盛: 1.00mm同期完了 <100ms

同期ピン配置 (Symbol / 2D / 3D) (100/100)

ピンをクリックまたはホバーすると、シンボル、フットプリント、3Dモデル上で同時に強調表示されます
ピン記号種別機能説明 (JA)
A2REMOTE2 -I/OマルチプレクスI/O・ペリフェラル端子 REMOTE2 - (General)
A3HVSSGNDグラウンド基準端子 (HVSS)
A4PWM1I/OマルチプレクスI/O・ペリフェラル端子 PWM1 (PWM)
A5nHWM_INTI/OマルチプレクスI/O・ペリフェラル端子 nHWM_INT (General)
A6PWM3I/OマルチプレクスI/O・ペリフェラル端子 PWM3 (PWM)
A7PWRGD_OUTI/OマルチプレクスI/O・ペリフェラル端子 PWRGD_OUT (General)
A8GP62 / nCTS4I/OマルチプレクスI/O・ペリフェラル端子 GP62 / nCTS4 (General)
A9GP66 / nDSR4I/OマルチプレクスI/O・ペリフェラル端子 GP66 / nDSR4 (General)
A10VSSGNDグラウンド基準端子 (VSS)
B1REMOTE1 -I/OマルチプレクスI/O・ペリフェラル端子 REMOTE1 - (General)
B2+25V IN ._Power電源供給入力 (+25V IN ._ — 3.3V / 5.0V Standard Logic)
B3HVTRI/OマルチプレクスI/O・ペリフェラル端子 HVTR (General)
B4FANTACH3I/OマルチプレクスI/O・ペリフェラル端子 FANTACH3 (General)
B5PWM2I/OマルチプレクスI/O・ペリフェラル端子 PWM2 (PWM)
B6nTHERMTRIPI/OマルチプレクスI/O・ペリフェラル端子 nTHERMTRIP (General)
B7PWRGD_PSI/OマルチプレクスI/O・ペリフェラル端子 PWRGD_PS (General)
B8GP67 / nRTS4I/OマルチプレクスI/O・ペリフェラル端子 GP67 / nRTS4 (General)
B9GP65 / TXD4I/OマルチプレクスI/O・ペリフェラル端子 GP65 / TXD4 (UART)
B10nRSMRSTI/OマルチプレクスI/O・ペリフェラル端子 nRSMRST (General)
B11CLKI32I/OマルチプレクスI/O・ペリフェラル端子 CLKI32 (General)
C1+5V_INPower電源供給入力 (+5V_IN — 3.3V / 5.0V Standard Logic)
C2+12V_INI/OマルチプレクスI/O・ペリフェラル端子 +12V_IN (General)
C3GP40 / DRVDEN0(out)I/OマルチプレクスI/O・ペリフェラル端子 GP40 / DRVDEN0(out) (General)
C4FANTACH1I/OマルチプレクスI/O・ペリフェラル端子 FANTACH1 (General)
C5FANTACH2I/OマルチプレクスI/O・ペリフェラル端子 FANTACH2 (General)
C6VSSGNDグラウンド基準端子 (VSS)
C7GP34 / nDTR4I/OマルチプレクスI/O・ペリフェラル端子 GP34 / nDTR4 (General)
C8GP64 / RXD4I/OマルチプレクスI/O・ペリフェラル端子 GP64 / RXD4 (UART)
C9GP63 / nDCD4I/OマルチプレクスI/O・ペリフェラル端子 GP63 / nDCD4 (General)
C10GP31 / nRI4I/OマルチプレクスI/O・ペリフェラル端子 GP31 / nRI4 (General)
C11GP12 / nDCD3I/OマルチプレクスI/O・ペリフェラル端子 GP12 / nDCD3 (General)
D1LAD2I/OマルチプレクスI/O・ペリフェラル端子 LAD2 (General)
D2VSSGNDグラウンド基準端子 (VSS)
D3VTRI/OマルチプレクスI/O・ペリフェラル端子 VTR (General)
D9GP61 / nLED2 / CLKOI/OマルチプレクスI/O・ペリフェラル端子 GP61 / nLED2 / CLKO (General)
D10GP60 / nLED1 / WDTI/OマルチプレクスI/O・ペリフェラル端子 GP60 / nLED1 / WDT (General)
D11GP13 / nRI3I/OマルチプレクスI/O・ペリフェラル端子 GP13 / nRI3 (General)
E1LFRAME#I/OマルチプレクスI/O・ペリフェラル端子 LFRAME# (General)
E2LAD1I/OマルチプレクスI/O・ペリフェラル端子 LAD1 (General)
E3CLOCKII/OマルチプレクスI/O・ペリフェラル端子 CLOCKI (General)
E5RESERVED VSSc =GNDグラウンド基準端子 (RESERVED VSSc =)
E6nHWM_INTI/OマルチプレクスI/O・ペリフェラル端子 nHWM_INT (General)
E7nFPRST / GP30I/OマルチプレクスI/O・ペリフェラル端子 nFPRST / GP30 (General)
E9GP14 / nDSR3I/OマルチプレクスI/O・ペリフェラル端子 GP14 / nDSR3 (General)
E10VTRI/OマルチプレクスI/O・ペリフェラル端子 VTR (General)
E11GP15 / nDTR3I/OマルチプレクスI/O・ペリフェラル端子 GP15 / nDTR3 (General)
F1PCI RESET#_Iシステムイネーブル・ハードウェアリセット (PCI RESET#_)
F2LAD3I/OマルチプレクスI/O・ペリフェラル端子 LAD3 (General)
F3LAD0I/OマルチプレクスI/O・ペリフェラル端子 LAD0 (General)
F5RESERVED VSSc =GNDグラウンド基準端子 (RESERVED VSSc =)
F7VTRI/OマルチプレクスI/O・ペリフェラル端子 VTR (General)
F9GP10 / RXD3I/OマルチプレクスI/O・ペリフェラル端子 GP10 / RXD3 (UART)
F10GP17 / nRTS3I/OマルチプレクスI/O・ペリフェラル端子 GP17 / nRTS3 (General)
F11GP42 / nIO_PMEI/OマルチプレクスI/O・ペリフェラル端子 GP42 / nIO_PME (General)
G1PCI_CLKI/OマルチプレクスI/O・ペリフェラル端子 PCI_CLK (General)
G2SER_IRQI/OマルチプレクスI/O・ペリフェラル端子 SER_IRQ (General)
G3LDRQ#I/OマルチプレクスI/O・ペリフェラル端子 LDRQ# (General)
G5TEST VSSb =GNDグラウンド基準端子 (TEST VSSb =)
G6VTRI/OマルチプレクスI/O・ペリフェラル端子 VTR (General)
G7VSSGNDグラウンド基準端子 (VSS)
G9GP54 / nDSR2I/OマルチプレクスI/O・ペリフェラル端子 GP54 / nDSR2 (General)
G10GP11 / TXD3I/OマルチプレクスI/O・ペリフェラル端子 GP11 / TXD3 (UART)
G11GP16 / nCTS3I/OマルチプレクスI/O・ペリフェラル端子 GP16 / nCTS3 (General)
H1VSSGNDグラウンド基準端子 (VSS)
H2VCCPower電源供給入力 (VCC — 3.3V / 5.0V Standard Logic)
H3nIDE RSTDRV / GP44_I/OマルチプレクスI/O・ペリフェラル端子 nIDE RSTDRV / GP44_ (UART)
H9GP53 / TXD2(IRTX2)I/OマルチプレクスI/O・ペリフェラル端子 GP53 / TXD2(IRTX2) (UART)
H10PB OUT#_I/OマルチプレクスI/O・ペリフェラル端子 PB OUT#_ (UART)
H11SLP SX#_I/OマルチプレクスI/O・ペリフェラル端子 SLP SX#_ (General)
J1AVSSGNDグラウンド基準端子 (AVSS)
J2nPCIRST1 / GP45I/OマルチプレクスI/O・ペリフェラル端子 nPCIRST1 / GP45 (UART)
J3nPCIRST3 / GP47I/OマルチプレクスI/O・ペリフェラル端子 nPCIRST3 / GP47 (General)
J4KDAT / GP21I/OマルチプレクスI/O・ペリフェラル端子 KDAT / GP21 (General)
J5GP50 / nRI2I/OマルチプレクスI/O・ペリフェラル端子 GP50 / nRI2 (General)
J6nDTR1 / SYSOPT1I/OマルチプレクスI/O・ペリフェラル端子 nDTR1 / SYSOPT1 (General)
J7nCTS1I/OマルチプレクスI/O・ペリフェラル端子 nCTS1 (General)
J8TXD1 / SIOXNOROUTI/OマルチプレクスI/O・ペリフェラル端子 TXD1 / SIOXNOROUT (UART)
J9GP52 / RXD2(IRRX2)I/OマルチプレクスI/O・ペリフェラル端子 GP52 / RXD2(IRRX2) (UART)
J10GP57 / nDTR2I/OマルチプレクスI/O・ペリフェラル端子 GP57 / nDTR2 (General)
J11PB IN#_I/OマルチプレクスI/O・ペリフェラル端子 PB IN#_ (General)
K1VBATPower電源供給入力 (VBAT — 3.3V / 5.0V Standard Logic)
K2nPCIRST2 / GP46I/OマルチプレクスI/O・ペリフェラル端子 nPCIRST2 / GP46 (General)
K3GP27 / nIO SMI / P17_I/OマルチプレクスI/O・ペリフェラル端子 GP27 / nIO SMI / P17_ (General)
K4MCLK / GP33I/OマルチプレクスI/O・ペリフェラル端子 MCLK / GP33 (General)
K5nRTS1 / SYSOPT0I/OマルチプレクスI/O・ペリフェラル端子 nRTS1 / SYSOPT0 (General)
K6nDSR1I/OマルチプレクスI/O・ペリフェラル端子 nDSR1 (General)
K7nRI1I/OマルチプレクスI/O・ペリフェラル端子 nRI1 (General)
K8RXD1I/OマルチプレクスI/O・ペリフェラル端子 RXD1 (UART)
K9GP51 / nDCD2I/OマルチプレクスI/O・ペリフェラル端子 GP51 / nDCD2 (General)
K10GP56 / nCTS2I/OマルチプレクスI/O・ペリフェラル端子 GP56 / nCTS2 (General)
K11PS ON#_I/OマルチプレクスI/O・ペリフェラル端子 PS ON#_ (UART)
L2KCLK / GP22I/OマルチプレクスI/O・ペリフェラル端子 KCLK / GP22 (General)
L3MDAT / GP32I/OマルチプレクスI/O・ペリフェラル端子 MDAT / GP32 (General)
L4GP36 / nKBDRSTI/OマルチプレクスI/O・ペリフェラル端子 GP36 / nKBDRST (General)
L5GP37 / A20MI/OマルチプレクスI/O・ペリフェラル端子 GP37 / A20M (General)
L6nDCD1I/OマルチプレクスI/O・ペリフェラル端子 nDCD1 (General)
L7VSSGNDグラウンド基準端子 (VSS)
L8STRAPOPT ( VSSa) =GNDグラウンド基準端子 (STRAPOPT ( VSSa) =)
L9VTRI/OマルチプレクスI/O・ペリフェラル端子 VTR (General)
L10GP55 / nRTS2 / RESGENI/OマルチプレクスI/O・ペリフェラル端子 GP55 / nRTS2 / RESGEN (General)
PIN A2 REMOTE2 -
I/O
マルチプレクスI/O・ペリフェラル端子 REMOTE2 - (General)
設計上の注意点: REMOTE2 -
IPC-7351B はんだ付け密度 & スパン C/G/Z 設定

データシートPDF直接表示 & 技術図面ギャラリー (6 標準図面 + 13 抽出図面)

原本PDFを直接閲覧、または図面をクリックして全画面拡大
PDFを別ウィンドウで開く ↗PDFデータシート閲覧 (.pdf)
PDF VIEWERメーカー公式データシート: SCH3226-SY (MICROCHIP · WFBGA-100)
下の埋め込み PDF ビューア内でスクロールやキーワード検索 (Ctrl+F) が可能です
1. 実装3D外観モデルREPRESENTATIVE
SCH3226-SY (WFBGA-100) - 1. 実装3D外観モデル
高精度3Dソリッドモデル拡大 ›
2. 標準ピン配置図 (上面)CLEANROOM PINOUT
SCH3226-SY (WFBGA-100) - 2. 標準ピン配置図 (上面)
パッケージ正規ピン配置 (100ピン)拡大 ›
3. 原本データシートピン図PDF PINOUT
SCH3226-SY (WFBGA-100) - 3. 原本データシートピン図
無トリミングピン配置図拡大 ›
4. パッケージ外形寸法図 (D×E×A)PACKAGE DIMENSIONS
SCH3226-SY (WFBGA-100) - 4. パッケージ外形寸法図 (D×E×A)
WFBGA-100 · 8.00×8.00mm · ピッチ 0.65mm拡大 ›
5. 推奨PCBフットプリントLAND PATTERN
SCH3226-SY (WFBGA-100) - 5. 推奨PCBフットプリント
IPC-7351B パッド (100 Pads)拡大 ›
6. アプリケーション参考回路SCHEMATIC
SCH3226-SY (WFBGA-100) - 6. アプリケーション参考回路
Typical Application Schematic拡大 ›
PDF データシート原本ピン配置・技術図面ライブラリ (13 点 · 1/2 ページ)
SCH3224 / SCH3226 シリーズの切り抜きなし原本図面 13 点中 1–12 点目を表示
P1 · p01_fig01377×200px
SCH3226-SY (WFBGA-100) — LPC IO with 8042 KBC, Reset Generation, HWM and
LPC IO with 8042 KBC, Reset Generation, HWM and
P7 · p07_fig011569×1918px
SCH3226-SY (WFBGA-100) — FIGURE 2-1: SCH3227 PIN DIAGRAM
FIGURE 2-1: SCH3227 PIN DIAGRAM
P7 · p07_fig01P7
SCH3226-SY (WFBGA-100) — Datasheet Page 7 (p07_fig01)
Datasheet Page 7 (p07_fig01)
P54 · p54_fig011782×1504px
SCH3226-SY (WFBGA-100) — FIGURE 6-4: HALF DUPLEX OPERATION WITH DIRECTION CONTROL
FIGURE 6-4: HALF DUPLEX OPERATION WITH DIRECTION CONTROL
P56 · p56_fig011779×1871px
SCH3226-SY (WFBGA-100) — CONTROL PORT BASE ADDRESS + 02H
CONTROL PORT BASE ADDRESS + 02H
P56 · p56_fig01P56
SCH3226-SY (WFBGA-100) — Datasheet Page 56 (p56_fig01)
Datasheet Page 56 (p56_fig01)
P281 · p281_fig011777×2272px
SCH3226-SY (WFBGA-100) — FIGURE 28-1: SCH3227 144-BALL WFBGA PACKAGE OUTLINE; 9 X 9 MM BODY, 0.65MM PITCH
FIGURE 28-1: SCH3227 144-BALL WFBGA PACKAGE OUTLINE; 9 X 9 MM BODY, 0.65MM PITCH
P281 · p281_fig02168×424px
SCH3226-SY (WFBGA-100) — ;
;
P281 · p281_fig01P281
SCH3226-SY (WFBGA-100) — Datasheet Page 281 (p281_fig01)
Datasheet Page 281 (p281_fig01)
P282 · p282_fig011777×2346px
SCH3226-SY (WFBGA-100) — FIGURE 28-2: SCH3226, SCH3224 100-BALL WFBGA PACKAGE OUTLINE; 8 X 8 MM BODY, 0.65MM PITCH
FIGURE 28-2: SCH3226, SCH3224 100-BALL WFBGA PACKAGE OUTLINE; 8 X 8 MM BODY, 0.65MM PITCH
P282 · p282_fig02153×385px
SCH3226-SY (WFBGA-100) — ;
;
P283 · p283_fig011777×2358px
SCH3226-SY (WFBGA-100) — FIGURE 28-3: SCH3222 84-BALL WFBGA PACKAGE OUTLINE; 7 X 7 MM BODY, 0.65MM PITCH
FIGURE 28-3: SCH3222 84-BALL WFBGA PACKAGE OUTLINE; 7 X 7 MM BODY, 0.65MM PITCH
1 / 2 ページ (13 点の抽出図面)

電気仕様 & 部品詳細スペック (SCH3226-SY)

データシートから自動抽出された機能概要、外形寸法、電源電圧範囲、周辺機能インターフェース (JA)
標準電子部品・コネクタ
詳細概要:SCH3226-SY (WFBGA-100) は 100 ピンの標準電子部品・コネクタで、パッケージ外形は 8.00 × 8.00 × 1.35 mm（ピンピッチ e = 0.65 mm）です。動作電源電圧 1.8V ~ 5.5V (Theo Datasheet)、動作温度範囲 -40°C to +85°C、UART, ADC, IrDA, PWM インターフェースを内蔵しています。
動作電源電圧範囲V_CC / V_DD
1.8V ~ 5.5V (Theo Datasheet)
電源ピンから 2mm 以内に 100nF + 10µF X7R パスコンを配置
動作周囲温度範囲T_A
-40°C to +85°C
工業用温度グレード；最大接合部温度 T_J(max) = +125°C
動作クロック・無線周波数f_CLK / f_RF
19MHz
PDF データシート電気的特性より抽出
出力電流・消費電流定格I_OUT / I_CC
I_GPIO(max) = ±20 mA / pin | I_VDD(total) ≤ 150 mA
ピンあたりの絶対最大定格電流を厳守
パッケージ外形寸法 (D × E × A)D × E × A
8.00 × 8.00 × 1.35 mm (A1=0.30 mm)
パッケージ系列: BGA (WFBGA-100)
ピン数・リードピッチN / e
100 Pins | Pitch e = 0.65 mm (25.6 mil)
IPC-7351B 中心間スパン C 準拠
内蔵ペリフェラルバスBuses
UART, ADC, IrDA, PWM
回路図シンボル・2D フットプリント・3D モデル完全同期
リフロー実装・吸湿感度IPC / MSL
IPC-7351B Level B | J-STD-020 (ピーク 260°C) | MSL-3
サーマルパッドは 60% 分割ステンシル開口を推奨
エンジニアリング警告: 実装前にシルクスクリーンの 1 番ピン面取りマークを確認してください。
エンジニアリング警告: 放熱パッドは Ø0.3mm サーマルビアを介して GND プレーンへ確実に接続してください。

5点工業規格検証

ファイル出力前の自動幾何・電気チェック
5/5 合格
IEEE-315 シンボル100 ピン自動バス分類
OK
IPC-7351B フットプリント100 パッド · ピッチ 0.65mm
OK
IPC-7525 60% はんだペースト開口リフロー標準 1:1
OK
DFM製造基準 (JLCPCB / PCBWay)最小パッド間隙: 0.25mm
OK
3D STEP AP214 & GLB座標原点完全一致 (0,0,0)
OK

実機検証 & コミュニティ技術レビュー

データシートから自動抽出された機能概要、外形寸法、電源電圧範囲、周辺機能インターフェース
5.00 PCB Verified

機械寸法 & ランドパターン (WFBGA-100)

データシートから抽出・IPC-7351B 準拠標準化
mm
パッケージ外形 (D × E)Nominal
8.00 × 8.00 mm
全高 (A) & ピッチ (e)IPC-7351B
A=1.35mm · e=0.65mm
パッド寸法 (W × L)Level B
0.20 × 0.20 mm
ピン数 / 総パッド数Topology
100P / 100Pad (BGA_GRID)

推奨周辺部品 (BOM) & ピン互換代替品 (Drop-in)

標準アプリケーション回路の受動部品および 1:1 ピン互換代替型番
DFM READY
部品記号 / 代替型番定数 / パッケージ役割 & PCB レイアウトルール
N/A
BOM
応用回路に準拠
WFBGA-100
定格負荷電流に応じた配線幅を確保し、IPC-2221 の絶縁沿面距離規格に準拠してください。

技術的なよくある質問 (FAQ) — SCH3226-SY (WFBGA-100)

ピン配置、IPC-7351B ランドパターン寸法、CAD 出力フォーマットに関する回答
IPC-7351B / IEEE-315

SCH3226-SY (WFBGA-100) のピン配置 (Pinout) および電源電圧仕様は？

MICROCHIP 製 SCH3226-SY (WFBGA-100 パッケージ) は全 100 ピン構成で、ピンピッチは 0.65 mm です。主なピン：A2 (REMOTE2 -: マルチプレクスI/O・ペリフェラル端子 REMOTE2 - (General)), A3 (HVSS: グラウンド基準端子 (HVSS)), A4 (PWM1: マルチプレクスI/O・ペリフェラル端子 PWM1 (PWM)), A5 (nHWM_INT: マルチプレクスI/O・ペリフェラル端子 nHWM_INT (General)), A6 (PWM3: マルチプレクスI/O・ペリフェラル端子 PWM3 (PWM)), A7 (PWRGD_OUT: マルチプレクスI/O・ペリフェラル端子 PWRGD_OUT (General))。

SCH3226-SY の IPC-7351B 準拠 PCB フットプリント寸法は？

データシート外形図および IPC-7351B Level B (標準密度) に基づき、SCH3226-SY (WFBGA-100) の本体外形は 8.00 × 8.00 mm、ピッチ e = 0.65 mm、合計 100 パッドで構成されています。

SCH3226-SY の KiCad (.kicad_mod, .kicad_sym)、Fusion 360 (.lbr)、3D STEP モデルはどこでダウンロードできますか？

このページから CERN-OHL-P-2.0 ライセンスの下で検証済みの SCH3226-SY (MICROCHIP, WFBGA-100) CAD ライブラリパッケージ（KiCad 8、Autodesk Fusion 360 / Eagle .lbr、3D STEP AP214 & WebGL GLB）を無料で直接ダウンロードできます。

静的リファレンス付録：ピン配置表 (100 ピン) & SCH3224 / SCH3226 シリーズバリエーション静的テーブルを開く
ピン番号 (Pin #)信号名 (Signal Name)電気種別 (Type)機能説明 & 回路設計上の注意
A2REMOTE2 -Digital_IO信号端子 REMOTE2 -（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: REMOTE2 -。対応バス/インターフェース: General。
A3HVSSGND内部ロジック、I/Oドライバ、アナログ回路の共通帰路となる0Vグラウンド端子 (HVSS) です。
A4PWM1Digital_IO信号端子 PWM1（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: PWM1。対応バス/インターフェース: PWM。
A5nHWM_INTDigital_IO信号端子 nHWM_INT（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: nHWM_INT。対応バス/インターフェース: General。
A6PWM3Digital_IO信号端子 PWM3（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: PWM3。対応バス/インターフェース: PWM。
A7PWRGD_OUTDigital_IO信号端子 PWRGD_OUT（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: PWRGD_OUT。対応バス/インターフェース: General。
A8GP62 / nCTS4Digital_IO信号端子 GP62 / nCTS4（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: GP62 / nCTS4。対応バス/インターフェース: General。
A9GP66 / nDSR4Digital_IO信号端子 GP66 / nDSR4（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: GP66 / nDSR4。対応バス/インターフェース: General。
A10VSSGND内部ロジック、I/Oドライバ、アナログ回路の共通帰路となる0Vグラウンド端子 (VSS) です。
B1REMOTE1 -Digital_IO信号端子 REMOTE1 -（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: REMOTE1 -。対応バス/インターフェース: General。
B2+25V IN ._Power_In3.3V / 5.0V Standard Logic 電源ドメインで動作する正電源入力端子 (+25V IN ._、最大定格: 5.5V) です。
B3HVTRDigital_IO信号端子 HVTR（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: HVTR。対応バス/インターフェース: General。
B4FANTACH3RF_50Ohm信号端子 FANTACH3（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: FANTACH3。対応バス/インターフェース: General。
B5PWM2Digital_IO信号端子 PWM2（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: PWM2。対応バス/インターフェース: PWM。
B6nTHERMTRIPDigital_IO信号端子 nTHERMTRIP（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: nTHERMTRIP。対応バス/インターフェース: General。
B7PWRGD_PSDigital_IO信号端子 PWRGD_PS（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: PWRGD_PS。対応バス/インターフェース: General。
B8GP67 / nRTS4Digital_IO信号端子 GP67 / nRTS4（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: GP67 / nRTS4。対応バス/インターフェース: General。
B9GP65 / TXD4Digital_IO信号端子 GP65 / TXD4（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: GP65 / TXD4。対応バス/インターフェース: UART。
B10nRSMRSTDigital_IO信号端子 nRSMRST（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: nRSMRST。対応バス/インターフェース: General。
B11CLKI32Digital_IO信号端子 CLKI32（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: CLKI32。対応バス/インターフェース: General。
C1+5V_INPower_In3.3V / 5.0V Standard Logic 電源ドメインで動作する正電源入力端子 (+5V_IN、最大定格: 5.5V) です。
C2+12V_INDigital_IO信号端子 +12V_IN（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: +12V_IN。対応バス/インターフェース: General。
C3GP40 / DRVDEN0(out)Digital_IO信号端子 GP40 / DRVDEN0(out)（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: GP40 / DRVDEN0(out)。対応バス/インターフェース: General。
C4FANTACH1RF_50Ohm信号端子 FANTACH1（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: FANTACH1。対応バス/インターフェース: General。
C5FANTACH2RF_50Ohm信号端子 FANTACH2（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: FANTACH2。対応バス/インターフェース: General。
C6VSSGND内部ロジック、I/Oドライバ、アナログ回路の共通帰路となる0Vグラウンド端子 (VSS) です。
C7GP34 / nDTR4Digital_IO信号端子 GP34 / nDTR4（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: GP34 / nDTR4。対応バス/インターフェース: General。
C8GP64 / RXD4Digital_IO信号端子 GP64 / RXD4（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: GP64 / RXD4。対応バス/インターフェース: UART。
C9GP63 / nDCD4Digital_IO信号端子 GP63 / nDCD4（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: GP63 / nDCD4。対応バス/インターフェース: General。
C10GP31 / nRI4Digital_IO信号端子 GP31 / nRI4（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: GP31 / nRI4。対応バス/インターフェース: General。
C11GP12 / nDCD3Digital_IO信号端子 GP12 / nDCD3（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: GP12 / nDCD3。対応バス/インターフェース: General。
D1LAD2Digital_IO信号端子 LAD2（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: LAD2。対応バス/インターフェース: General。
D2VSSGND内部ロジック、I/Oドライバ、アナログ回路の共通帰路となる0Vグラウンド端子 (VSS) です。
D3VTRDigital_IO信号端子 VTR（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: VTR。対応バス/インターフェース: General。
D9GP61 / nLED2 / CLKODigital_IO信号端子 GP61 / nLED2 / CLKO（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: GP61 / nLED2 / CLKO。対応バス/インターフェース: General。
D10GP60 / nLED1 / WDTDigital_IO信号端子 GP60 / nLED1 / WDT（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: GP60 / nLED1 / WDT。対応バス/インターフェース: General。
D11GP13 / nRI3Digital_IO信号端子 GP13 / nRI3（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: GP13 / nRI3。対応バス/インターフェース: General。
E1LFRAME#Digital_IO信号端子 LFRAME#（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: LFRAME#。対応バス/インターフェース: General。
E2LAD1Digital_IO信号端子 LAD1（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: LAD1。対応バス/インターフェース: General。
E3CLOCKIDigital_IO信号端子 CLOCKI（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: CLOCKI。対応バス/インターフェース: General。
E5RESERVED VSSc =GND内部ロジック、I/Oドライバ、アナログ回路の共通帰路となる0Vグラウンド端子 (RESERVED VSSc =) です。
E6nHWM_INTDigital_IO信号端子 nHWM_INT（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: nHWM_INT。対応バス/インターフェース: General。
E7nFPRST / GP30Digital_IO信号端子 nFPRST / GP30（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: nFPRST / GP30。対応バス/インターフェース: General。
E9GP14 / nDSR3Digital_IO信号端子 GP14 / nDSR3（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: GP14 / nDSR3。対応バス/インターフェース: General。
E10VTRDigital_IO信号端子 VTR（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: VTR。対応バス/インターフェース: General。
E11GP15 / nDTR3Digital_IO信号端子 GP15 / nDTR3（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: GP15 / nDTR3。対応バス/インターフェース: General。
F1PCI RESET#_Digital_IOローアクティブ・ハードウェアリセット端子 (PCI RESET#_)：Lowに引くことでコアと全ペリフェラルを初期化します。
F2LAD3Digital_IO信号端子 LAD3（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: LAD3。対応バス/インターフェース: General。
F3LAD0Digital_IO信号端子 LAD0（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: LAD0。対応バス/インターフェース: General。
F5RESERVED VSSc =GND内部ロジック、I/Oドライバ、アナログ回路の共通帰路となる0Vグラウンド端子 (RESERVED VSSc =) です。
F7VTRDigital_IO信号端子 VTR（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: VTR。対応バス/インターフェース: General。
F9GP10 / RXD3Digital_IO信号端子 GP10 / RXD3（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: GP10 / RXD3。対応バス/インターフェース: UART。
F10GP17 / nRTS3Digital_IO信号端子 GP17 / nRTS3（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: GP17 / nRTS3。対応バス/インターフェース: General。
F11GP42 / nIO_PMEDigital_IO信号端子 GP42 / nIO_PME（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: GP42 / nIO_PME。対応バス/インターフェース: General。
G1PCI_CLKDigital_IO信号端子 PCI_CLK（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: PCI_CLK。対応バス/インターフェース: General。
G2SER_IRQDigital_IO信号端子 SER_IRQ（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: SER_IRQ。対応バス/インターフェース: General。
G3LDRQ#Digital_IO信号端子 LDRQ#（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: LDRQ#。対応バス/インターフェース: General。
G5TEST VSSb =GND内部ロジック、I/Oドライバ、アナログ回路の共通帰路となる0Vグラウンド端子 (TEST VSSb =) です。
G6VTRDigital_IO信号端子 VTR（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: VTR。対応バス/インターフェース: General。
G7VSSGND内部ロジック、I/Oドライバ、アナログ回路の共通帰路となる0Vグラウンド端子 (VSS) です。
G9GP54 / nDSR2Digital_IO信号端子 GP54 / nDSR2（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: GP54 / nDSR2。対応バス/インターフェース: General。
G10GP11 / TXD3Digital_IO信号端子 GP11 / TXD3（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: GP11 / TXD3。対応バス/インターフェース: UART。
G11GP16 / nCTS3Digital_IO信号端子 GP16 / nCTS3（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: GP16 / nCTS3。対応バス/インターフェース: General。
H1VSSGND内部ロジック、I/Oドライバ、アナログ回路の共通帰路となる0Vグラウンド端子 (VSS) です。
探索部品パッケージメーカーアップロード