ChipDocs.org
⌘K
2284 部品PDFアップロード
SCH3223I-7U (WFBGA-84) — Symbol, Footprint IPC-7351B & 3D STEP Model

SCH3223I-7U

MICROCHIPID: C633301WFBGA-84 · 64 ピン · Pitch 0.50mmIPC-7351B Verified5.0 (0)
4D 同期クロスプローブモード (CROSS-PROBE)ピンをクリックまたはホバーすると、シンボル、フットプリント、3Dモデル上で同時に強調表示されます
1. シンボル
U1 · SCH3223I-7U (WFBGA-84)A2+25V IN ._A3REMOTE1+A5PWM1A7nFPRST / GP3A9nRSMRSTA10GP63B1+12V_INB2VCCP_INB3REMOTE1 -B4HVTRB5FANTACH1B7PWRGD_PSB8PWRGD_OUTB9GP62B10CLKI32B11GP60 / nLED1C1+5V_INC2VTRC10GP61 / nLED2C11GP42 / nIO_PD2TEST VSS =D5HVSSD6GP57 / nDTR2D7PB OUT#_D10SLP SX#_E1CLOCKIE2VSSE4LAD0E8GP56 / nCTS2E10PS ON#_E11PB IN#_F4LAD1L10nDCD1L9nRI1L7VSSL5VTRL3AVSSL2nPCIRST3 / GK11RXD1K10nCTS1K9nRTS1 / SYSOK8nDSR1K7TXD1K5GP27 / nIO_SK4VBATK3VCCK2nPCIRST1 / GK1nPCIRST2 / GJ11GP50 / nRI2J10nDTR1 / SYSOJ2VSSJ1nIDE RSTDRV H10VTRH7GP51 / nDCD2H6PCI RESET#_H5PCI_CLKH2SER_IRQG11GP52 / RXD2G10GP53 / TXD2G8GP54 / nDSR2G4LAD2G2LAD3G1LFRAME#F8GP55 / nRTS2Grid Pitch = 2.54mm (IEEE-315)-17.8-12.7-7.6-2.52.57.612.717.845.740.635.630.525.420.315.210.25.10-5.1-10.2-15.2-20.3-25.4-30.5-35.6-40.6-45.7mm
2. 2Dフットプリント
B1C1E1G1J1K1A2B2C2D2E2G2H2J2K2L2A3B3K3L3B4E4F4G4K4A5B5D5H5K5L5D6H6A7B7D7H7K7L7B8E8F8G8K8A9B9K9L9A10B10C10D10E10G10H10J10K10L10B11C11E11G11J11K11E=6.00mm · Pitch e=0.50mmD=6.00mm-5-4-3-2-1012345543210-1-2-3-4-5mm
3. 3Dモデル
パッケージ外形: 6.00mm × 6.00mm · ピッチ: 0.50mm · ルーラー目盛: 1.00mm同期完了 <100ms

同期ピン配置 (Symbol / 2D / 3D) (64/64)

ピンをクリックまたはホバーすると、シンボル、フットプリント、3Dモデル上で同時に強調表示されます
ピン記号種別機能説明 (JA)
A2+25V IN ._Power電源供給入力 (+25V IN ._ — 3.3V / 5.0V Standard Logic)
A3REMOTE1+I/OマルチプレクスI/O・ペリフェラル端子 REMOTE1+ (General)
A5PWM1I/OマルチプレクスI/O・ペリフェラル端子 PWM1 (PWM)
A7nFPRST / GP30I/OマルチプレクスI/O・ペリフェラル端子 nFPRST / GP30 (General)
A9nRSMRSTI/OマルチプレクスI/O・ペリフェラル端子 nRSMRST (General)
A10GP63I/OマルチプレクスI/O・ペリフェラル端子 GP63 (General)
B1+12V_INI/OマルチプレクスI/O・ペリフェラル端子 +12V_IN (General)
B2VCCP_INPower電源供給入力 (VCCP_IN — 3.3V / 5.0V Standard Logic)
B3REMOTE1 -I/OマルチプレクスI/O・ペリフェラル端子 REMOTE1 - (General)
B4HVTRI/OマルチプレクスI/O・ペリフェラル端子 HVTR (General)
B5FANTACH1I/OマルチプレクスI/O・ペリフェラル端子 FANTACH1 (General)
B7PWRGD_PSI/OマルチプレクスI/O・ペリフェラル端子 PWRGD_PS (General)
B8PWRGD_OUTI/OマルチプレクスI/O・ペリフェラル端子 PWRGD_OUT (General)
B9GP62I/OマルチプレクスI/O・ペリフェラル端子 GP62 (General)
B10CLKI32I/OマルチプレクスI/O・ペリフェラル端子 CLKI32 (General)
B11GP60 / nLED1 / WDTI/OマルチプレクスI/O・ペリフェラル端子 GP60 / nLED1 / WDT (General)
C1+5V_INPower電源供給入力 (+5V_IN — 3.3V / 5.0V Standard Logic)
C2VTRI/OマルチプレクスI/O・ペリフェラル端子 VTR (General)
C10GP61 / nLED2 / CLKOI/OマルチプレクスI/O・ペリフェラル端子 GP61 / nLED2 / CLKO (General)
C11GP42 / nIO_PMEI/OマルチプレクスI/O・ペリフェラル端子 GP42 / nIO_PME (General)
D2TEST VSS =GNDグラウンド基準端子 (TEST VSS =)
D5HVSSGNDグラウンド基準端子 (HVSS)
D6GP57 / nDTR2I/OマルチプレクスI/O・ペリフェラル端子 GP57 / nDTR2 (General)
D7PB OUT#_I/OマルチプレクスI/O・ペリフェラル端子 PB OUT#_ (General)
D10SLP SX#_I/OマルチプレクスI/O・ペリフェラル端子 SLP SX#_ (General)
E1CLOCKII/OマルチプレクスI/O・ペリフェラル端子 CLOCKI (General)
E2VSSGNDグラウンド基準端子 (VSS)
E4LAD0I/OマルチプレクスI/O・ペリフェラル端子 LAD0 (General)
E8GP56 / nCTS2I/OマルチプレクスI/O・ペリフェラル端子 GP56 / nCTS2 (General)
E10PS ON#_I/OマルチプレクスI/O・ペリフェラル端子 PS ON#_ (General)
E11PB IN#_I/OマルチプレクスI/O・ペリフェラル端子 PB IN#_ (General)
F4LAD1I/OマルチプレクスI/O・ペリフェラル端子 LAD1 (General)
F8GP55 / nRTS2 / RESGENI/OマルチプレクスI/O・ペリフェラル端子 GP55 / nRTS2 / RESGEN (General)
G1LFRAME#I/OマルチプレクスI/O・ペリフェラル端子 LFRAME# (General)
G2LAD3I/OマルチプレクスI/O・ペリフェラル端子 LAD3 (General)
G4LAD2I/OマルチプレクスI/O・ペリフェラル端子 LAD2 (General)
G8GP54 / nDSR2I/OマルチプレクスI/O・ペリフェラル端子 GP54 / nDSR2 (General)
G10GP53 / TXD2I/OマルチプレクスI/O・ペリフェラル端子 GP53 / TXD2 (UART)
G11GP52 / RXD2I/OマルチプレクスI/O・ペリフェラル端子 GP52 / RXD2 (UART)
H2SER_IRQI/OマルチプレクスI/O・ペリフェラル端子 SER_IRQ (General)
H5PCI_CLKI/OマルチプレクスI/O・ペリフェラル端子 PCI_CLK (General)
H6PCI RESET#_Iシステムイネーブル・ハードウェアリセット (PCI RESET#_)
H7GP51 / nDCD2I/OマルチプレクスI/O・ペリフェラル端子 GP51 / nDCD2 (General)
H10VTRI/OマルチプレクスI/O・ペリフェラル端子 VTR (General)
J1nIDE RSTDRV / GP44_I/OマルチプレクスI/O・ペリフェラル端子 nIDE RSTDRV / GP44_ (General)
J2VSSGNDグラウンド基準端子 (VSS)
J10nDTR1 / SYSOPT1I/OマルチプレクスI/O・ペリフェラル端子 nDTR1 / SYSOPT1 (General)
J11GP50 / nRI2I/OマルチプレクスI/O・ペリフェラル端子 GP50 / nRI2 (General)
K1nPCIRST2 / GP46I/OマルチプレクスI/O・ペリフェラル端子 nPCIRST2 / GP46 (General)
K2nPCIRST1 / GP45I/OマルチプレクスI/O・ペリフェラル端子 nPCIRST1 / GP45 (General)
K3VCCPower電源供給入力 (VCC — 3.3V / 5.0V Standard Logic)
K4VBATPower電源供給入力 (VBAT — 3.3V / 5.0V Standard Logic)
K5GP27 / nIO_SMII/OマルチプレクスI/O・ペリフェラル端子 GP27 / nIO_SMI (General)
K7TXD1I/OマルチプレクスI/O・ペリフェラル端子 TXD1 (UART)
K8nDSR1I/OマルチプレクスI/O・ペリフェラル端子 nDSR1 (General)
K9nRTS1 / SYSOPT0I/OマルチプレクスI/O・ペリフェラル端子 nRTS1 / SYSOPT0 (General)
K10nCTS1I/OマルチプレクスI/O・ペリフェラル端子 nCTS1 (General)
K11RXD1I/OマルチプレクスI/O・ペリフェラル端子 RXD1 (UART)
L2nPCIRST3 / GP47I/OマルチプレクスI/O・ペリフェラル端子 nPCIRST3 / GP47 (General)
L3AVSSGNDグラウンド基準端子 (AVSS)
L5VTRI/OマルチプレクスI/O・ペリフェラル端子 VTR (General)
L7VSSGNDグラウンド基準端子 (VSS)
L9nRI1I/OマルチプレクスI/O・ペリフェラル端子 nRI1 (General)
L10nDCD1I/OマルチプレクスI/O・ペリフェラル端子 nDCD1 (General)
PIN A2 +25V IN ._
Power
電源供給入力 (+25V IN ._ — 3.3V / 5.0V Standard Logic)
設計上の注意点: +25V IN ._
IPC-7351B はんだ付け密度 & スパン C/G/Z 設定

データシートPDF直接表示 & 技術図面ギャラリー (6 標準図面 + 8 抽出図面)

原本PDFを直接閲覧、または図面をクリックして全画面拡大
PDFを別ウィンドウで開く ↗PDFデータシート閲覧 (.pdf)
PDF VIEWERメーカー公式データシート: SCH3223I-7U (MICROCHIP · WFBGA-84)
下の埋め込み PDF ビューア内でスクロールやキーワード検索 (Ctrl+F) が可能です
1. 実装3D外観モデルREPRESENTATIVE
SCH3223I-7U (WFBGA-84) - 1. 実装3D外観モデル
高精度3Dソリッドモデル拡大 ›
2. 標準ピン配置図 (上面)CLEANROOM PINOUT
SCH3223I-7U (WFBGA-84) - 2. 標準ピン配置図 (上面)
パッケージ正規ピン配置 (64ピン)拡大 ›
3. 原本データシートピン図PDF PINOUT
SCH3223I-7U (WFBGA-84) - 3. 原本データシートピン図
無トリミングピン配置図拡大 ›
4. パッケージ外形寸法図 (D×E×A)PACKAGE DIMENSIONS
SCH3223I-7U (WFBGA-84) - 4. パッケージ外形寸法図 (D×E×A)
WFBGA-84 · 6.00×6.00mm · ピッチ 0.50mm拡大 ›
5. 推奨PCBフットプリントLAND PATTERN
SCH3223I-7U (WFBGA-84) - 5. 推奨PCBフットプリント
IPC-7351B パッド (64 Pads)拡大 ›
6. アプリケーション参考回路SCHEMATIC
SCH3223I-7U (WFBGA-84) - 6. アプリケーション参考回路
Typical Application Schematic拡大 ›
PDF データシート原本ピン配置・技術図面ライブラリ (8 点 · 1/1 ページ)
SCH3223 シリーズの切り抜きなし原本図面 8 点中 1–8 点目を表示
P1 · p01_fig01377×200px
SCH3223I-7U (WFBGA-84) — LPC IO with Reset Generation, HWM and
LPC IO with Reset Generation, HWM and
P5 · p05_fig011650×1453px
SCH3223I-7U (WFBGA-84) — FIGURE 2-1: SCH3223 64-BALL WFBGA FOOTPRINT DIAGRAM, TOP VIEW
FIGURE 2-1: SCH3223 64-BALL WFBGA FOOTPRINT DIAGRAM, TOP VIEW
P5 · p05_fig01P5
SCH3223I-7U (WFBGA-84) — Datasheet Page 5 (p05_fig01)
Datasheet Page 5 (p05_fig01)
P6 · p06_fig011778×2734px
SCH3223I-7U (WFBGA-84) — SCH3223 | DS00002028B-page 6  2015 Microchip Technology Inc. | 2.1 SCH3223 Pin Layout Summary | TABLE 2-1: SCH3223 SUMMARY | Ball# Function (Note 1) | B1 +12V_IN | C1 +5V_IN | C2 VTR | D2 TEST=VSS | E2 VSS | E1 CLOCKI | E4 LAD0 | F4 LAD1 |
SCH3223 | DS00002028B-page 6  2015 Microchip Technology Inc. | 2.1 SCH3223 Pin Layout Summary | TABLE 2-1: SCH3223 SUMMARY | Ball# Function (Note 1) | B1 +12V_IN | C1 +5V_IN | C2 VTR | D2 TEST=VSS | E2 VSS | E1 CLOCKI | E4 LAD0 | F4 LAD1 |
P6 · p06_fig01P6
SCH3223I-7U (WFBGA-84) — Datasheet Page 6 (p06_fig01)
Datasheet Page 6 (p06_fig01)
P35 · p35_fig011782×1503px
SCH3223I-7U (WFBGA-84) — FIGURE 7-3: HALF DUPLEX OPERATION WITH DIRECTION CONTROL
FIGURE 7-3: HALF DUPLEX OPERATION WITH DIRECTION CONTROL
P188 · p188_fig011777×2329px
SCH3223I-7U (WFBGA-84) — FIGURE 27-1: 64-Ball WFBGA Package Outline; 6x6 mm Body, 0.5mm Pitch (0.65 compatible)
FIGURE 27-1: 64-Ball WFBGA Package Outline; 6x6 mm Body, 0.5mm Pitch (0.65 compatible)
P188 · p188_fig02144×361px
SCH3223I-7U (WFBGA-84) — ;
;

電気仕様 & 部品詳細スペック (SCH3223I-7U)

データシートから自動抽出された機能概要、外形寸法、電源電圧範囲、周辺機能インターフェース (JA)
標準電子部品・コネクタ
詳細概要:SCH3223I-7U (WFBGA-84) は 84 ピンの標準電子部品・コネクタで、パッケージ外形は 6.00 × 6.00 × 1.35 mm（ピンピッチ e = 0.50 mm）です。動作電源電圧 1.8V ~ 5.5V (Theo Datasheet)、動作温度範囲 -40°C ~ +85°C (Industrial Grade)、UART, ADC, PWM インターフェースを内蔵しています。
動作電源電圧範囲V_CC / V_DD
1.8V ~ 5.5V (Theo Datasheet)
電源ピンから 2mm 以内に 100nF + 10µF X7R パスコンを配置
動作周囲温度範囲T_A
-40°C ~ +85°C (Industrial Grade)
工業用温度グレード；最大接合部温度 T_J(max) = +125°C
動作クロック・無線周波数f_CLK / f_RF
19MHz
PDF データシート電気的特性より抽出
出力電流・消費電流定格I_OUT / I_CC
I_GPIO(max) = ±20 mA / pin | I_VDD(total) ≤ 150 mA
ピンあたりの絶対最大定格電流を厳守
パッケージ外形寸法 (D × E × A)D × E × A
6.00 × 6.00 × 1.35 mm (A1=0.30 mm)
パッケージ系列: BGA (WFBGA-84)
ピン数・リードピッチN / e
84 Pins | Pitch e = 0.50 mm (19.7 mil)
IPC-7351B 中心間スパン C 準拠
内蔵ペリフェラルバスBuses
UART, ADC, PWM
回路図シンボル・2D フットプリント・3D モデル完全同期
リフロー実装・吸湿感度IPC / MSL
IPC-7351B Level B | J-STD-020 (ピーク 260°C) | MSL-3
サーマルパッドは 60% 分割ステンシル開口を推奨
エンジニアリング警告: 実装前にシルクスクリーンの 1 番ピン面取りマークを確認してください。
エンジニアリング警告: 放熱パッドは Ø0.3mm サーマルビアを介して GND プレーンへ確実に接続してください。

5点工業規格検証

ファイル出力前の自動幾何・電気チェック
5/5 合格
IEEE-315 シンボル64 ピン自動バス分類
OK
IPC-7351B フットプリント64 パッド · ピッチ 0.50mm
OK
IPC-7525 60% はんだペースト開口リフロー標準 1:1
OK
DFM製造基準 (JLCPCB / PCBWay)最小パッド間隙: 0.25mm
OK
3D STEP AP214 & GLB座標原点完全一致 (0,0,0)
OK

実機検証 & コミュニティ技術レビュー

データシートから自動抽出された機能概要、外形寸法、電源電圧範囲、周辺機能インターフェース
5.00 PCB Verified

機械寸法 & ランドパターン (WFBGA-84)

データシートから抽出・IPC-7351B 準拠標準化
mm
パッケージ外形 (D × E)Nominal
6.00 × 6.00 mm
全高 (A) & ピッチ (e)IPC-7351B
A=1.35mm · e=0.50mm
パッド寸法 (W × L)Level B
0.20 × 0.20 mm
ピン数 / 総パッド数Topology
64P / 64Pad (BGA_GRID)

推奨周辺部品 (BOM) & ピン互換代替品 (Drop-in)

標準アプリケーション回路の受動部品および 1:1 ピン互換代替型番
DFM READY
部品記号 / 代替型番定数 / パッケージ役割 & PCB レイアウトルール
N/A
BOM
応用回路に準拠
WFBGA-84
定格負荷電流に応じた配線幅を確保し、IPC-2221 の絶縁沿面距離規格に準拠してください。

技術的なよくある質問 (FAQ) — SCH3223I-7U (WFBGA-84)

ピン配置、IPC-7351B ランドパターン寸法、CAD 出力フォーマットに関する回答
IPC-7351B / IEEE-315

SCH3223I-7U (WFBGA-84) のピン配置 (Pinout) および電源電圧仕様は？

MICROCHIP 製 SCH3223I-7U (WFBGA-84 パッケージ) は全 64 ピン構成で、ピンピッチは 0.50 mm です。主なピン：A2 (+25V IN ._: 電源供給入力 (+25V IN ._ — 3.3V / 5.0V Standard Logic)), A3 (REMOTE1+: マルチプレクスI/O・ペリフェラル端子 REMOTE1+ (General)), A5 (PWM1: マルチプレクスI/O・ペリフェラル端子 PWM1 (PWM)), A7 (nFPRST / GP30: マルチプレクスI/O・ペリフェラル端子 nFPRST / GP30 (General)), A9 (nRSMRST: マルチプレクスI/O・ペリフェラル端子 nRSMRST (General)), A10 (GP63: マルチプレクスI/O・ペリフェラル端子 GP63 (General))。

SCH3223I-7U の IPC-7351B 準拠 PCB フットプリント寸法は？

データシート外形図および IPC-7351B Level B (標準密度) に基づき、SCH3223I-7U (WFBGA-84) の本体外形は 6.00 × 6.00 mm、ピッチ e = 0.50 mm、合計 64 パッドで構成されています。

SCH3223I-7U の KiCad (.kicad_mod, .kicad_sym)、Fusion 360 (.lbr)、3D STEP モデルはどこでダウンロードできますか？

このページから CERN-OHL-P-2.0 ライセンスの下で検証済みの SCH3223I-7U (MICROCHIP, WFBGA-84) CAD ライブラリパッケージ（KiCad 8、Autodesk Fusion 360 / Eagle .lbr、3D STEP AP214 & WebGL GLB）を無料で直接ダウンロードできます。

静的リファレンス付録：ピン配置表 (64 ピン) & SCH3223 シリーズバリエーション静的テーブルを開く
ピン番号 (Pin #)信号名 (Signal Name)電気種別 (Type)機能説明 & 回路設計上の注意
A2+25V IN ._Power_In3.3V / 5.0V Standard Logic 電源ドメインで動作する正電源入力端子 (+25V IN ._、最大定格: 5.5V) です。
A3REMOTE1+Digital_IO信号端子 REMOTE1+（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: REMOTE1+。対応バス/インターフェース: General。
A5PWM1Digital_IO信号端子 PWM1（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: PWM1。対応バス/インターフェース: PWM。
A7nFPRST / GP30Digital_IO信号端子 nFPRST / GP30（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: nFPRST / GP30。対応バス/インターフェース: General。
A9nRSMRSTDigital_IO信号端子 nRSMRST（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: nRSMRST。対応バス/インターフェース: General。
A10GP63Digital_IO信号端子 GP63（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: GP63。対応バス/インターフェース: General。
B1+12V_INDigital_IO信号端子 +12V_IN（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: +12V_IN。対応バス/インターフェース: General。
B2VCCP_INPower_In3.3V / 5.0V Standard Logic 電源ドメインで動作する正電源入力端子 (VCCP_IN、最大定格: 5.5V) です。
B3REMOTE1 -Digital_IO信号端子 REMOTE1 -（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: REMOTE1 -。対応バス/インターフェース: General。
B4HVTRDigital_IO信号端子 HVTR（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: HVTR。対応バス/インターフェース: General。
B5FANTACH1RF_50Ohm信号端子 FANTACH1（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: FANTACH1。対応バス/インターフェース: General。
B7PWRGD_PSDigital_IO信号端子 PWRGD_PS（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: PWRGD_PS。対応バス/インターフェース: General。
B8PWRGD_OUTDigital_IO信号端子 PWRGD_OUT（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: PWRGD_OUT。対応バス/インターフェース: General。
B9GP62Digital_IO信号端子 GP62（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: GP62。対応バス/インターフェース: General。
B10CLKI32Digital_IO信号端子 CLKI32（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: CLKI32。対応バス/インターフェース: General。
B11GP60 / nLED1 / WDTDigital_IO信号端子 GP60 / nLED1 / WDT（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: GP60 / nLED1 / WDT。対応バス/インターフェース: General。
C1+5V_INPower_In3.3V / 5.0V Standard Logic 電源ドメインで動作する正電源入力端子 (+5V_IN、最大定格: 5.5V) です。
C2VTRDigital_IO信号端子 VTR（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: VTR。対応バス/インターフェース: General。
C10GP61 / nLED2 / CLKODigital_IO信号端子 GP61 / nLED2 / CLKO（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: GP61 / nLED2 / CLKO。対応バス/インターフェース: General。
C11GP42 / nIO_PMEDigital_IO信号端子 GP42 / nIO_PME（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: GP42 / nIO_PME。対応バス/インターフェース: General。
D2TEST VSS =GND内部ロジック、I/Oドライバ、アナログ回路の共通帰路となる0Vグラウンド端子 (TEST VSS =) です。
D5HVSSGND内部ロジック、I/Oドライバ、アナログ回路の共通帰路となる0Vグラウンド端子 (HVSS) です。
D6GP57 / nDTR2Digital_IO信号端子 GP57 / nDTR2（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: GP57 / nDTR2。対応バス/インターフェース: General。
D7PB OUT#_Digital_IO信号端子 PB OUT#_（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: PB OUT#_。対応バス/インターフェース: General。
D10SLP SX#_Digital_IO信号端子 SLP SX#_（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: SLP SX#_。対応バス/インターフェース: General。
E1CLOCKIDigital_IO信号端子 CLOCKI（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: CLOCKI。対応バス/インターフェース: General。
E2VSSGND内部ロジック、I/Oドライバ、アナログ回路の共通帰路となる0Vグラウンド端子 (VSS) です。
E4LAD0Digital_IO信号端子 LAD0（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: LAD0。対応バス/インターフェース: General。
E8GP56 / nCTS2Digital_IO信号端子 GP56 / nCTS2（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: GP56 / nCTS2。対応バス/インターフェース: General。
E10PS ON#_Digital_IO信号端子 PS ON#_（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: PS ON#_。対応バス/インターフェース: General。
E11PB IN#_Digital_IO信号端子 PB IN#_（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: PB IN#_。対応バス/インターフェース: General。
F4LAD1Digital_IO信号端子 LAD1（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: LAD1。対応バス/インターフェース: General。
F8GP55 / nRTS2 / RESGENDigital_IO信号端子 GP55 / nRTS2 / RESGEN（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: GP55 / nRTS2 / RESGEN。対応バス/インターフェース: General。
G1LFRAME#Digital_IO信号端子 LFRAME#（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: LFRAME#。対応バス/インターフェース: General。
G2LAD3Digital_IO信号端子 LAD3（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: LAD3。対応バス/インターフェース: General。
G4LAD2Digital_IO信号端子 LAD2（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: LAD2。対応バス/インターフェース: General。
G8GP54 / nDSR2Digital_IO信号端子 GP54 / nDSR2（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: GP54 / nDSR2。対応バス/インターフェース: General。
G10GP53 / TXD2Digital_IO信号端子 GP53 / TXD2（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: GP53 / TXD2。対応バス/インターフェース: UART。
G11GP52 / RXD2Digital_IO信号端子 GP52 / RXD2（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: GP52 / RXD2。対応バス/インターフェース: UART。
H2SER_IRQDigital_IO信号端子 SER_IRQ（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: SER_IRQ。対応バス/インターフェース: General。
H5PCI_CLKDigital_IO信号端子 PCI_CLK（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: PCI_CLK。対応バス/インターフェース: General。
H6PCI RESET#_Digital_IOローアクティブ・ハードウェアリセット端子 (PCI RESET#_)：Lowに引くことでコアと全ペリフェラルを初期化します。
H7GP51 / nDCD2Digital_IO信号端子 GP51 / nDCD2（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: GP51 / nDCD2。対応バス/インターフェース: General。
H10VTRDigital_IO信号端子 VTR（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: VTR。対応バス/インターフェース: General。
J1nIDE RSTDRV / GP44_Digital_IO信号端子 nIDE RSTDRV / GP44_（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: nIDE RSTDRV / GP44_。対応バス/インターフェース: General。
J2VSSGND内部ロジック、I/Oドライバ、アナログ回路の共通帰路となる0Vグラウンド端子 (VSS) です。
J10nDTR1 / SYSOPT1Digital_IO信号端子 nDTR1 / SYSOPT1（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: nDTR1 / SYSOPT1。対応バス/インターフェース: General。
J11GP50 / nRI2Digital_IO信号端子 GP50 / nRI2（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: GP50 / nRI2。対応バス/インターフェース: General。
K1nPCIRST2 / GP46Digital_IO信号端子 nPCIRST2 / GP46（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: nPCIRST2 / GP46。対応バス/インターフェース: General。
K2nPCIRST1 / GP45Digital_IO信号端子 nPCIRST1 / GP45（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: nPCIRST1 / GP45。対応バス/インターフェース: General。
K3VCCPower_In3.3V / 5.0V Standard Logic 電源ドメインで動作する正電源入力端子 (VCC、最大定格: 5.5V) です。
K4VBATPower_In3.3V / 5.0V Standard Logic 電源ドメインで動作する正電源入力端子 (VBAT、最大定格: 5.5V) です。
K5GP27 / nIO_SMIDigital_IO信号端子 GP27 / nIO_SMI（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: GP27 / nIO_SMI。対応バス/インターフェース: General。
K7TXD1Digital_IO信号端子 TXD1（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: TXD1。対応バス/インターフェース: UART。
K8nDSR1Digital_IO信号端子 nDSR1（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: nDSR1。対応バス/インターフェース: General。
K9nRTS1 / SYSOPT0Digital_IO信号端子 nRTS1 / SYSOPT0（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: nRTS1 / SYSOPT0。対応バス/インターフェース: General。
K10nCTS1Digital_IO信号端子 nCTS1（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: nCTS1。対応バス/インターフェース: General。
K11RXD1Digital_IO信号端子 RXD1（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: RXD1。対応バス/インターフェース: UART。
L2nPCIRST3 / GP47Digital_IO信号端子 nPCIRST3 / GP47（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: nPCIRST3 / GP47。対応バス/インターフェース: General。
L3AVSSGND内部ロジック、I/Oドライバ、アナログ回路の共通帰路となる0Vグラウンド端子 (AVSS) です。
L5VTRDigital_IO信号端子 VTR（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: VTR。対応バス/インターフェース: General。
L7VSSGND内部ロジック、I/Oドライバ、アナログ回路の共通帰路となる0Vグラウンド端子 (VSS) です。
L9nRI1Digital_IO信号端子 nRI1（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: nRI1。対応バス/インターフェース: General。
L10nDCD1Digital_IO信号端子 nDCD1（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: nDCD1。対応バス/インターフェース: General。
探索部品パッケージメーカーアップロード