기계적 치수 및 랜드 패턴 (WIRELM-SMD_MICROCHIP_RN42)
데이터시트에서 추출 및 IPC-7351B 표준화 완료패키지 본체 (D × E)Nominal
25.80 × 13.40 mm
높이 (A) & 피치 (e)IPC-7351B
A=2.40mm · e=1.00mm
패드 크기 (W × L)Level B
0.80 × 2.00 mm
핀 수 / 총 패드 수Topology
36P / 36Pad (CASTELLATED_MODULE)
권장 주변 부품 BOM 및 핀 호환 대체품 (Drop-in)
표준 응용 회로용 수동 부품 및 1:1 핀 호환 대체 부품 목록| 부품 기호 / 대체 품번 | 값 / 패키지 | 역할 및 PCB 배치 규칙 (Layout Rule) |
|---|---|---|
| N/A BOM | 응용 회로 기준 WIRELM-SMD_MICROCHIP_RN42 | 정격 부하 전류에 맞는 배선 폭을 확보하고 IPC-2221 전기적 절연 간격을 준수하세요. |
기술 자주 묻는 질문 (FAQ) — RN42APL-I/RM550 (WIRELM-SMD_MICROCHIP_RN42)
핀아웃, IPC-7351B 랜드 패턴 치수 및 CAD 내보내기 포맷 빠른 안내RN42APL-I/RM550 (WIRELM-SMD_MICROCHIP_RN42)의 핀아웃(Pinout) 및 전원 전압 사양은 어떻게 되나요?
MICROCHIP에서 제조한 RN42APL-I/RM550(WIRELM-SMD_MICROCHIP_RN42 패키지)은 핀 피치 1.00 mm의 36핀 소자입니다. 주요 핀 구성: 1 (GND: 접지 기준 핀 (GND)), 2 (SPI_MOSI: 다중화 I/O 및 주변장치 핀 SPI_MOSI (SPI)), 3 (GPIO6: 다중화 I/O 및 주변장치 핀 GPIO6 (General)), 4 (GPIO7: 다중화 I/O 및 주변장치 핀 GPIO7 (General)), 5 (RESET: 시스템 활성화 및 하드웨어 리셋 (RESET)), 6 (SPI_CLK: 다중화 I/O 및 주변장치 핀 SPI_CLK (SPI)).
RN42APL-I/RM550의 IPC-7351B 표준 PCB 풋프린트 규격 치수는 얼마인가요?
데이터시트 기계 도면 및 IPC-7351B Level B(표준 밀도)에 따라 RN42APL-I/RM550(WIRELM-SMD_MICROCHIP_RN42) 본체 크기는 13.40 × 25.80 mm, 피치 e = 1.00 mm이며 총 36개의 구리 패드로 구성됩니다.
RN42APL-I/RM550용 KiCad(.kicad_mod, .kicad_sym), Fusion 360(.lbr) 및 3D STEP 모델은 어디서 다운로드할 수 있나요?
이 페이지에서 CERN-OHL-P-2.0 오픈 하드웨어 라이선스에 따라 검증된 RN42APL-I/RM550(MICROCHIP, WIRELM-SMD_MICROCHIP_RN42)의 KiCad 8 풋프린트 및 기호, Autodesk Fusion 360 / Eagle(.lbr), 3D STEP AP214 & WebGL GLB 패키지를 무료로 즉시 다운로드할 수 있습니다.
정적 참조 부록: 핀아웃 테이블 (36 핀) 및 RN42 / RN42APL / RN42HID 제품군 변형정적 표 펼치기
| 핀 번호 (Pin #) | 신호명 (Signal Name) | 전기적 유형 (Type) | 기능 설명 및 회로 설계 유의사항 |
|---|---|---|---|
| 1 | GND | GND | 내부 코어 로직, I/O 드라이버 및 아날로그 블록의 공통 귀환 경로인 0V 접지 단자 (GND)입니다. |
| 2 | SPI_MOSI | Digital_IO | 신호 단자 SPI_MOSI (방향: I/O, 전압 도메인: 3.3V / 5.0V Standard Logic). 다중화 대체 기능 (Alternate Functions): SPI. 지원 버스 프로토콜: SPI. |
| 3 | GPIO6 | Digital_IO | 신호 단자 GPIO6 (방향: I/O, 전압 도메인: 3.3V / 5.0V Standard Logic). 다중화 대체 기능 (Alternate Functions): GPIO6. 지원 버스 프로토콜: General. |
| 4 | GPIO7 | Digital_IO | 신호 단자 GPIO7 (방향: I/O, 전압 도메인: 3.3V / 5.0V Standard Logic). 다중화 대체 기능 (Alternate Functions): GPIO7. 지원 버스 프로토콜: General. |
| 5 | RESET | Digital_IO | 로우 액티브 하드웨어 리셋 단자 (RESET): Low로 당기면 코어 및 모든 주변장치가 초기화됩니다. |
| 6 | SPI_CLK | Digital_IO | 신호 단자 SPI_CLK (방향: I/O, 전압 도메인: 3.3V / 5.0V Standard Logic). 다중화 대체 기능 (Alternate Functions): SPIINTERFACE. 지원 버스 프로토콜: SPI. |
| 7 | PCM_CLK | Digital_IO | 신호 단자 PCM_CLK (방향: I/O, 전압 도메인: 3.3V / 5.0V Standard Logic). 다중화 대체 기능 (Alternate Functions): PCM_CLK. 지원 버스 프로토콜: General. |
| 8 | PCM_SYNC | Digital_IO | 신호 단자 PCM_SYNC (방향: I/O, 전압 도메인: 3.3V / 5.0V Standard Logic). 다중화 대체 기능 (Alternate Functions): PCM_SYNC. 지원 버스 프로토콜: General. |
| 9 | PCM_IN | Digital_IO | 신호 단자 PCM_IN (방향: I/O, 전압 도메인: 3.3V / 5.0V Standard Logic). 다중화 대체 기능 (Alternate Functions): PCM_IN. 지원 버스 프로토콜: General. |
| 10 | PCM_OUT | Digital_IO | 신호 단자 PCM_OUT (방향: I/O, 전압 도메인: 3.3V / 5.0V Standard Logic). 다중화 대체 기능 (Alternate Functions): PCM_OUT. 지원 버스 프로토콜: General. |
| 11 | VDD | Power_In | 3.3V / 5.0V Standard Logic 전압 도메인에서 동작하는 주 전원 입력 단자 (VDD, 최대 정격: 5.5V)입니다. |
| 12 | GND | GND | 내부 코어 로직, I/O 드라이버 및 아날로그 블록의 공통 귀환 경로인 0V 접지 단자 (GND)입니다. |
| 13 | UART_RX | Digital_IO | 신호 단자 UART_RX (방향: I/O, 전압 도메인: 3.3V / 5.0V Standard Logic). 다중화 대체 기능 (Alternate Functions): UART_RX. 지원 버스 프로토콜: UART. |
| 14 | UART_TX | Digital_IO | 신호 단자 UART_TX (방향: I/O, 전압 도메인: 3.3V / 5.0V Standard Logic). 다중화 대체 기능 (Alternate Functions): UART_TX. 지원 버스 프로토콜: UART. |
| 15 | UART_RTS | Digital_IO | 신호 단자 UART_RTS (방향: I/O, 전압 도메인: 3.3V / 5.0V Standard Logic). 다중화 대체 기능 (Alternate Functions): UART_RTS. 지원 버스 프로토콜: UART. |
| 16 | UART_CTS | Digital_IO | 신호 단자 UART_CTS (방향: I/O, 전압 도메인: 3.3V / 5.0V Standard Logic). 다중화 대체 기능 (Alternate Functions): UART_CTS. 지원 버스 프로토콜: UART. |
| 17 | USB D+_ | Digital_IO | 신호 단자 USB D+_ (방향: I/O, 전압 도메인: 3.3V / 5.0V Standard Logic). 다중화 대체 기능 (Alternate Functions): USB D+_. 지원 버스 프로토콜: USB. |
| 18 | USB D-_ | Digital_IO | 신호 단자 USB D-_ (방향: I/O, 전압 도메인: 3.3V / 5.0V Standard Logic). 다중화 대체 기능 (Alternate Functions): USB D-_. 지원 버스 프로토콜: USB. |
| 19 | GPIO2 | Digital_IO | 신호 단자 GPIO2 (방향: I/O, 전압 도메인: 3.3V / 5.0V Standard Logic). 다중화 대체 기능 (Alternate Functions): GPIO2. 지원 버스 프로토콜: General. |
| 20 | GPIO3 | Digital_IO | 신호 단자 GPIO3 (방향: I/O, 전압 도메인: 3.3V / 5.0V Standard Logic). 다중화 대체 기능 (Alternate Functions): GPIO3. 지원 버스 프로토콜: General. |
| 21 | GPIO5 | Digital_IO | 신호 단자 GPIO5 (방향: I/O, 전압 도메인: 3.3V / 5.0V Standard Logic). 다중화 대체 기능 (Alternate Functions): GPIO5. 지원 버스 프로토콜: General. |
| 22 | GPIO4 | Digital_IO | 신호 단자 GPIO4 (방향: I/O, 전압 도메인: 3.3V / 5.0V Standard Logic). 다중화 대체 기능 (Alternate Functions): GPIO4. 지원 버스 프로토콜: General. |
| 23 | SPI_CSB | Digital_IO | 신호 단자 SPI_CSB (방향: I/O, 전압 도메인: 3.3V / 5.0V Standard Logic). 다중화 대체 기능 (Alternate Functions): SPIINTERFACE. 지원 버스 프로토콜: SPI. |
| 24 | SPI_MISO | Digital_IO | 신호 단자 SPI_MISO (방향: I/O, 전압 도메인: 3.3V / 5.0V Standard Logic). 다중화 대체 기능 (Alternate Functions): SPIINTERFACE. 지원 버스 프로토콜: SPI. |
| 28 | GND | GND | 내부 코어 로직, I/O 드라이버 및 아날로그 블록의 공통 귀환 경로인 0V 접지 단자 (GND)입니다. |
| 29 | GND | GND | 내부 코어 로직, I/O 드라이버 및 아날로그 블록의 공통 귀환 경로인 0V 접지 단자 (GND)입니다. |
| 30 | AIO0 | Digital_IO | 신호 단자 AIO0 (방향: I/O, 전압 도메인: 3.3V / 5.0V Standard Logic). 다중화 대체 기능 (Alternate Functions): AIO0. 지원 버스 프로토콜: General. |
| 31 | GPIO8 | Digital_IO | 신호 단자 GPIO8 (방향: I/O, 전압 도메인: 3.3V / 5.0V Standard Logic). 다중화 대체 기능 (Alternate Functions): GPIO8. 지원 버스 프로토콜: UART. |
| 32 | GPIO9 | Digital_IO | 신호 단자 GPIO9 (방향: I/O, 전압 도메인: 3.3V / 5.0V Standard Logic). 다중화 대체 기능 (Alternate Functions): GPIO9. 지원 버스 프로토콜: General. |
| 33 | GPIO10 | Digital_IO | 신호 단자 GPIO10 (방향: I/O, 전압 도메인: 3.3V / 5.0V Standard Logic). 다중화 대체 기능 (Alternate Functions): GPIO10. 지원 버스 프로토콜: General. |
| 34 | GPIO11 | Digital_IO | 신호 단자 GPIO11 (방향: I/O, 전압 도메인: 3.3V / 5.0V Standard Logic). 다중화 대체 기능 (Alternate Functions): GPIO11. 지원 버스 프로토콜: General. |
| 35 | AIO1 | Digital_IO | 신호 단자 AIO1 (방향: I/O, 전압 도메인: 3.3V / 5.0V Standard Logic). 다중화 대체 기능 (Alternate Functions): AIO1. 지원 버스 프로토콜: General. |
| 36 | EP | GND | 패키지 하단 노출 방열 패드 (EP)로, 주요 열 방출 경로와 저인덕턴스 0V 접지 귀환 경로를 제공합니다. |
| 37 | EP | GND | 패키지 하단 노출 방열 패드 (EP)로, 주요 열 방출 경로와 저인덕턴스 0V 접지 귀환 경로를 제공합니다. |
| 38 | EP | GND | 패키지 하단 노출 방열 패드 (EP)로, 주요 열 방출 경로와 저인덕턴스 0V 접지 귀환 경로를 제공합니다. |
| 39 | EP | GND | 패키지 하단 노출 방열 패드 (EP)로, 주요 열 방출 경로와 저인덕턴스 0V 접지 귀환 경로를 제공합니다. |