PIC24F16KA102-I/ML (QFN-28-EP(6x6)) — Symbol, Footprint IPC-7351B & 3D STEP Model

PIC24F16KA102-I/ML

MICROCHIPID: C219063QFN-28-EP(6x6) · 29 Pins · Pitch 0.65mmIPC-7351B Verified5.0 (0)
SYNCHRONISIERTER 4D-CROSS-PROBE-MODUSKlicken oder berühren Sie einen Pin, um ihn zeitgleich in Symbol, Footprint und 3D hervorzuheben
1. SCHALTPLANSYMBOL
U1 · PIC24F16KA102-I/ML (QFN-28-EP(6x6))1ST2ST3ST4ST5ST6ANA7ST8—9ST10—11ST12ST13—14ST15ST29EP28AN1/VREF-/CN27AN0/VREF+/CN26#MCLR/VPP/RA25VDD24VSS23IO1222IO1121IO1020ANA19ANA18—17—16—Grid Pitch = 2.54mm (IEEE-315)-17.8-12.7-7.6-2.52.57.612.717.825.420.315.210.25.10-5.1-10.2-15.2-20.3-25.4mm
2. 2D-FOOTPRINT
1234567891011121314151617181920212223242526272829E=6.00mm · Pitch e=0.65mmD=6.00mm-5-4-3-2-1012345543210-1-2-3-4-5mm
3. 3D-MODELL
Gehäusekörper: 6.00mm × 6.00mm · Raster: 0.65mm · Linealschritt: 1.00mmSynchronisiert <100ms

Synchronisierte Pinbelegung (Symbol / 2D / 3D) (29/29)

Klicken oder berühren Sie einen Pin, um ihn zeitgleich in Symbol, Footprint und 3D hervorzuheben
PinSymbolTypFunktionsbeschreibung (DE)
1STI/OMultiplex-I/O- & Peripherie-Pin ST (General)
2STI/OMultiplex-I/O- & Peripherie-Pin ST (General)
3STI/OMultiplex-I/O- & Peripherie-Pin ST (General)
4STI/OMultiplex-I/O- & Peripherie-Pin ST (General)
5STI/OMultiplex-I/O- & Peripherie-Pin ST (General)
6ANAI/OMultiplex-I/O- & Peripherie-Pin ANA (General)
7STI/OMultiplex-I/O- & Peripherie-Pin ST (General)
8—I/OMultiplex-I/O- & Peripherie-Pin — (General)
9STI/OMultiplex-I/O- & Peripherie-Pin ST (General)
10—I/OMultiplex-I/O- & Peripherie-Pin — (General)
11STI/OMultiplex-I/O- & Peripherie-Pin ST (General)
12STI/OMultiplex-I/O- & Peripherie-Pin ST (SPI)
13—I/OMultiplex-I/O- & Peripherie-Pin — (General)
14STI/OMultiplex-I/O- & Peripherie-Pin ST (General)
15STI/OMultiplex-I/O- & Peripherie-Pin ST (General)
16—I/OMultiplex-I/O- & Peripherie-Pin — (General)
17—I/OMultiplex-I/O- & Peripherie-Pin — (General)
18—I/OMultiplex-I/O- & Peripherie-Pin — (General)
19ANAI/OMultiplex-I/O- & Peripherie-Pin ANA (General)
20ANAI/OMultiplex-I/O- & Peripherie-Pin ANA (General)
21IO10I/OGPIO10 / RTC_GPIO10 / TOUCH10 / ADC1_CH9 / FSPICS0
22IO11I/OGPIO11 / RTC_GPIO11 / TOUCH11 / ADC2_CH0 / FSPID
23IO12I/OGPIO12 / RTC_GPIO12 / TOUCH12 / ADC2_CH1 / FSPICLK
24VSSGNDMasseanschluss (VSS)
25VDDPowerVersorgungsspannungseingang (VDD — 1.8V to 3.6V)
26#MCLR/VPP/RA5I/OMultiplex-I/O- & Peripherie-Pin #MCLR/VPP/RA5 (General)
27AN0/VREF+/CN2/RA0AnalogMultiplex-I/O- & Peripherie-Pin AN0/VREF+/CN2/RA0 (General)
28AN1/VREF-/CN3/RA1AnalogMultiplex-I/O- & Peripherie-Pin AN1/VREF-/CN3/RA1 (General)
29EPGNDFreiliegendes Thermal- & Masse-Pad (EP)
PIN 1 ST
I/O
Multiplex-I/O- & Peripherie-Pin ST (General)
Designhinweis: RB0
IPC-7351B Lötdichte & Spannweite C/G/Z Konfigurator

Live-PDF-Datenblatt-Viewer & Technische Zeichnungen (6 Standardzeichnungen + 12 Extrahierte Abbildungen)

Original-Datenblatt direkt im Browser lesen oder Zeichnungen im Vollbildmodus vergrößern
PDF in neuem Fenster öffnen ↗PDF-Datenblatt lesen (.pdf)
PDF VIEWEROffizielles Datenblatt: PIC24F16KA102-I/ML (MICROCHIP · QFN-28-EP(6x6))
Im eingebetteten PDF-Viewer unten scrollen, suchen (Strg+F) oder vergrößern
1. Reales 3D-GehäusemodellREPRESENTATIVE
PIC24F16KA102-I/ML (QFN-28-EP(6x6)) - 1. Reales 3D-Gehäusemodell
Detaillierter 3D-VolumenkörperVergrößern ›
2. Standard-Pinbelegung (Draufsicht)CLEANROOM PINOUT
PIC24F16KA102-I/ML (QFN-28-EP(6x6)) - 2. Standard-Pinbelegung (Draufsicht)
Konforme Pinanordnung (29 Pins)Vergrößern ›
3. Original-Datenblatt-PinoutPDF PINOUT
PIC24F16KA102-I/ML (QFN-28-EP(6x6)) - 3. Original-Datenblatt-Pinout
Unbeschnittenes DatenblattdiagrammVergrößern ›
4. Gehäuseabmessungen (D×E×A)PACKAGE DIMENSIONS
PIC24F16KA102-I/ML (QFN-28-EP(6x6)) - 4. Gehäuseabmessungen (D×E×A)
QFN-28-EP(6x6) · 6.00×6.00mm · Raster 0.65mmVergrößern ›
5. Empfohlener PCB-FootprintLAND PATTERN
PIC24F16KA102-I/ML (QFN-28-EP(6x6)) - 5. Empfohlener PCB-Footprint
IPC-7351B Land Pattern (29 Pads)Vergrößern ›
6. Typische ApplikationsschaltungSCHEMATIC
PIC24F16KA102-I/ML (QFN-28-EP(6x6)) - 6. Typische Applikationsschaltung
Typical Application SchematicVergrößern ›
Originale Datenblatt-Pinouts & Technische Zeichnungen (12 Abb. · Seite 1/1)
Zeige 1–12 von 12 unbeschnittenen Originalzeichnungen für PIC24F16KA10
P1 · p01_fig01752×399px
PIC24F16KA102-I/ML (QFN-28-EP(6x6)) — PIC24F16KA102 Family
PIC24F16KA102 Family
P1 · p01_fig01P1
PIC24F16KA102-I/ML (QFN-28-EP(6x6)) — Datasheet Page 1 (p01_fig01)
Datasheet Page 1 (p01_fig01)
P2 · p02_fig011777×1640px
PIC24F16KA102-I/ML (QFN-28-EP(6x6)) — DS39927C-page 2  2008-2011 Microchip Technology Inc. | Trademarks | FilterLab, Hampshire, HI-TECH C, Linear Active Thermistor, MXDEV, MXLAB, SEEVAL and The Embedded Control Solutions Company are registered trademarks of Microchip Technolog
DS39927C-page 2  2008-2011 Microchip Technology Inc. | Trademarks | FilterLab, Hampshire, HI-TECH C, Linear Active Thermistor, MXDEV, MXLAB, SEEVAL and The Embedded Control Solutions Company are registered trademarks of Microchip Technolog
P2 · p02_fig02765×211px
PIC24F16KA102-I/ML (QFN-28-EP(6x6)) — ISBN: 978-1-61341-690-7
ISBN: 978-1-61341-690-7
P12 · p12_fig011541×2030px
PIC24F16KA102-I/ML (QFN-28-EP(6x6)) — FIGURE 1-1: PIC24F16KA102 FAMILY GENERAL BLOCK DIAGRAM
FIGURE 1-1: PIC24F16KA102 FAMILY GENERAL BLOCK DIAGRAM
P18 · p18_fig01867×940px
PIC24F16KA102-I/ML (QFN-28-EP(6x6)) — FIGURE 2-2: EXAMPLE OF MCLR PIN CONNECTIONS
FIGURE 2-2: EXAMPLE OF MCLR PIN CONNECTIONS
P21 · p21_fig01867×1876px
PIC24F16KA102-I/ML (QFN-28-EP(6x6)) — FIGURE 2-5: SUGGESTED PLACEMENT OF THE OSCILLATOR CIRCUIT
FIGURE 2-5: SUGGESTED PLACEMENT OF THE OSCILLATOR CIRCUIT
P189 · p189_fig011777×1039px
PIC24F16KA102-I/ML (QFN-28-EP(6x6)) — FIGURE 25-1: TYPICAL CONNECTIONS AND INTERNAL CONFIGURATION FOR CAPACITANCE MEASUREMENT
FIGURE 25-1: TYPICAL CONNECTIONS AND INTERNAL CONFIGURATION FOR CAPACITANCE MEASUREMENT
P189 · p189_fig01P189
PIC24F16KA102-I/ML (QFN-28-EP(6x6)) — Datasheet Page 189 (p189_fig01)
Datasheet Page 189 (p189_fig01)
P190 · p190_fig01951×658px
PIC24F16KA102-I/ML (QFN-28-EP(6x6)) — FIGURE 25-2: TYPICAL CONNECTIONS AND INTERNAL CONFIGURATION FOR TIME MEASUREMENT
FIGURE 25-2: TYPICAL CONNECTIONS AND INTERNAL CONFIGURATION FOR TIME MEASUREMENT
P190 · p190_fig021777×832px
PIC24F16KA102-I/ML (QFN-28-EP(6x6)) — FIGURE 25-3: TYPICAL CONNECTIONS AND INTERNAL CONFIGURATION FOR PULSE DELAY GENERATION
FIGURE 25-3: TYPICAL CONNECTIONS AND INTERNAL CONFIGURATION FOR PULSE DELAY GENERATION
P251 · p251_fig011777×2309px
PIC24F16KA102-I/ML (QFN-28-EP(6x6)) — 30.1 Package Marking Information
30.1 Package Marking Information

Elektrische Spezifikationen & Bauteildetails (PIC24F16KA102-I/ML)

Automatisch aus dem Datenblatt extrahierte Funktionsbeschreibung, Abmessungen, Betriebsspannungsbereich und Schnittstellen (DE)
Standard-Elektronik- & Steckverbinderbauteil
Detaillierte Übersicht:PIC24F16KA102-I/ML (QFN-28-EP(6x6)) ist ein 28-poliges Standard-Elektronik- & Steckverbinderbauteil mit den Gehäuseabmessungen 6.00 × 6.00 × 1.00 mm (Pin-Raster e = 0.65 mm). Ausgelegt für 1.8V to 3.6V Versorgungsspannung, -40°C ~ +85°C (Industrial Grade) Temperaturbereich und UART, SPI, I2C, ADC, PWM, IrDA, RTC/CLK Schnittstellen.
BetriebsversorgungsspannungV_CC / V_DD
1.8V to 3.6V
100nF + 10µF X7R Stützkondensatoren < 2mm am Versorgungspin platzieren
UmgebungstemperaturbereichT_A
-40°C ~ +85°C (Industrial Grade)
Industrieller Temperaturbereich; T_J(max) = +125°C
Takt- & Funkfrequenzf_CLK / f_RF
32 kHz
Aus offiziellen PDF-Datenblatttabellen extrahiert
Strom- & LeistungsdatenI_OUT / I_CC
I_GPIO(max) = ±20 mA / pin | I_VDD(total) ≤ 150 mA
Maximal zulässigen Pin-Strom beachten
Gehäuseabmessungen (D × E × A)D × E × A
6.00 × 6.00 × 1.00 mm (A1=0.03 mm)
Gehäusefamilie: QFN (QFN-28-EP(6x6))
Pinanzahl & RastermaßN / e
28 Pins | Pitch e = 0.65 mm (25.6 mil)
Nach IPC-7351B Mittenabstand C normalisiert
Integrierte BusschnittstellenBuses
UART, SPI, I2C, ADC, PWM, IrDA, RTC/CLK
4-Wege-Synchronisation (Symbol ↔ Pinout ↔ 2D ↔ 3D)
Lötprofil & FeuchteempfindlichkeitIPC / MSL
IPC-7351B Level B | J-STD-020 (Peak 260°C) | MSL-3
60% Pastenmasken-Segmentierung auf dem Thermal-Pad
Technischer Sicherheitshinweis: Vor der SMT-Bestückung die Pin-1-Markierung auf dem Bestückungsdruck prüfen.
Technischer Sicherheitshinweis: Thermal-Pad über Ø0.3mm Thermodurchkontaktierungen niederimpedant an die GND-Lage anbinden.

5-Punkte-Industriestandardprüfung

Automatische Geometrie- und Regelprüfung vor dem Dateiexport
5/5 BESTANDEN
IEEE-315 Symbol29 Pins automatisch nach Bussen gruppiert
OK
IPC-7351B Footprint29 Pads · Raster 0.65mm
OK
IPC-7525 60% LotpastenfensterEPAD 4.70×4.70mm Gitterteilung
OK
DFM-Fertigungsregeln (JLCPCB / PCBWay)Min. Pad-Abstand: 0.25mm
OK
3D STEP AP214 & GLBKoordinatenursprung deckungsgleich (0,0,0)
OK

Praxisverifikation & Ingenieurbewertungen

Automatisch aus dem Datenblatt extrahierte Funktionsbeschreibung, Abmessungen, Betriebsspannungsbereich und Schnittstellen
5.00 PCB Verified

Mechanische Abmessungen & Land Pattern (QFN-28-EP(6x6))

Aus dem Datenblatt extrahiert & nach IPC-7351B normiert
mm
Gehäusekörper (D × E)Nominal
6.00 × 6.00 mm
Höhe (A) & Raster (e)IPC-7351B
A=1.00mm · e=0.65mm
Pad-Abmessungen (W × L)Level B
0.28 × 0.80 mm
Pins / Gesamt-PadsTopology
29P / 29Pad (QUAD_ROW)

Empfohlene Peripherie-BOM & Pin-kompatible Ersatztypen (Drop-in)

Passive Begleitbauteile gemäß Referenzschaltung sowie 1:1 pin-kompatible Alternativen
DFM READY
Bauteilbezeichner / Ersatz-MPNWert / GehäuseFunktion & PCB-Layout-Regel
N/A
BOM
Per application circuit
QFN-28-EP(6x6)
Leiterbahnbreiten für Nennstrom dimensionieren und IPC-2221 Isolationsabstände einhalten.

Häufig gestellte technische Fragen (FAQ) — PIC24F16KA102-I/ML (QFN-28-EP(6x6))

Schnellantworten zu Pinbelegung, IPC-7351B Land-Pattern-Abmessungen und CAD-Exportformaten
IPC-7351B / IEEE-315

Wie lautet die Pinbelegung (Pinout) und Versorgungsspannung des PIC24F16KA102-I/ML (QFN-28-EP(6x6))?

Das Bauteil PIC24F16KA102-I/ML von MICROCHIP im QFN-28-EP(6x6)-Gehäuse besitzt 29 Pins mit einem Rastermaß (Pitch) von 0.65 mm und einem Betriebsspannungsbereich VCC von 1.8V to 3.6V. Wichtige Pins: 1 (ST: Multiplex-I/O- & Peripherie-Pin ST (General)), 2 (ST: Multiplex-I/O- & Peripherie-Pin ST (General)), 3 (ST: Multiplex-I/O- & Peripherie-Pin ST (General)), 4 (ST: Multiplex-I/O- & Peripherie-Pin ST (General)), 5 (ST: Multiplex-I/O- & Peripherie-Pin ST (General)), 6 (ANA: Multiplex-I/O- & Peripherie-Pin ANA (General)).

Welche IPC-7351B Land-Pattern-Abmessungen hat der PIC24F16KA102-I/ML?

Gemäß Datenblatt und IPC-7351B (Density Level B Nominal) betragen die Gehäusemaße des PIC24F16KA102-I/ML (QFN-28-EP(6x6)) 6.00 × 6.00 mm bei einem Pitch e = 0.65 mm und 29 Kupfer-Pads sowie einem zentralen Thermal Pad (EPAD) von 4.70 × 4.70 mm mit 60% Pastenfenster nach IPC-7525.

Wo können KiCad (.kicad_mod, .kicad_sym), Fusion 360 (.lbr) und 3D-STEP-Modelle für PIC24F16KA102-I/ML heruntergeladen werden?

Auf dieser Seite können Sie das vollständig verifizierte CAD-Bibliothekspaket für PIC24F16KA102-I/ML (MICROCHIP, QFN-28-EP(6x6)) unter der Open-Hardware-Lizenz CERN-OHL-P-2.0 kostenlos herunterladen: KiCad 8 Footprint (.kicad_mod), Schaltplansymbol (.kicad_sym), Fusion 360 / Eagle (.lbr) und 3D STEP AP214 / WebGL GLB.

Statischer Referenzanhang: Pinbelegungstabelle (29 Pins) & PIC24F16KA10 VariantenStatische Tabelle aufklappen
Pin-Nr.SignalnameElektrischer TypFunktionsbeschreibung & Schaltungshinweise
1STDigital_IOSignalanschluss ST (Richtung: I/O, Spannungsbereich: 1.8V to 3.6V). Alternative Multiplex-Funktionen: ST. Unterstützte Bus-Schnittstellen: General.
2STDigital_IOSignalanschluss ST (Richtung: I/O, Spannungsbereich: 1.8V to 3.6V). Alternative Multiplex-Funktionen: ST. Unterstützte Bus-Schnittstellen: General.
3STDigital_IOSignalanschluss ST (Richtung: I/O, Spannungsbereich: 1.8V to 3.6V). Alternative Multiplex-Funktionen: ST. Unterstützte Bus-Schnittstellen: General.
4STDigital_IOSignalanschluss ST (Richtung: I/O, Spannungsbereich: 1.8V to 3.6V). Alternative Multiplex-Funktionen: ST. Unterstützte Bus-Schnittstellen: General.
5STDigital_IOSignalanschluss ST (Richtung: I/O, Spannungsbereich: 1.8V to 3.6V). Alternative Multiplex-Funktionen: ST. Unterstützte Bus-Schnittstellen: General.
6ANADigital_IOSignalanschluss ANA (Richtung: I/O, Spannungsbereich: 1.8V to 3.6V). Alternative Multiplex-Funktionen: ANA. Unterstützte Bus-Schnittstellen: General.
7STDigital_IOSignalanschluss ST (Richtung: I/O, Spannungsbereich: 1.8V to 3.6V). Alternative Multiplex-Funktionen: ST. Unterstützte Bus-Schnittstellen: General.
8—Digital_IOSignalanschluss — (Richtung: I/O, Spannungsbereich: 1.8V to 3.6V). Alternative Multiplex-Funktionen: —. Unterstützte Bus-Schnittstellen: General.
9STDigital_IOSignalanschluss ST (Richtung: I/O, Spannungsbereich: 1.8V to 3.6V). Alternative Multiplex-Funktionen: U1CTS. Unterstützte Bus-Schnittstellen: General.
10—Digital_IOSignalanschluss — (Richtung: I/O, Spannungsbereich: 1.8V to 3.6V). Alternative Multiplex-Funktionen: U1RTS. Unterstützte Bus-Schnittstellen: General.
11STDigital_IOSignalanschluss ST (Richtung: I/O, Spannungsbereich: 1.8V to 3.6V). Alternative Multiplex-Funktionen: ST. Unterstützte Bus-Schnittstellen: General.
12STDigital_IOSignalanschluss ST (Richtung: I/O, Spannungsbereich: 1.8V to 3.6V). Alternative Multiplex-Funktionen: ST. Unterstützte Bus-Schnittstellen: SPI.
13—Digital_IOSignalanschluss — (Richtung: I/O, Spannungsbereich: 1.8V to 3.6V). Alternative Multiplex-Funktionen: —. Unterstützte Bus-Schnittstellen: General.
14STDigital_IOSignalanschluss ST (Richtung: I/O, Spannungsbereich: 1.8V to 3.6V). Alternative Multiplex-Funktionen: ST. Unterstützte Bus-Schnittstellen: General.
15STDigital_IOSignalanschluss ST (Richtung: I/O, Spannungsbereich: 1.8V to 3.6V). Alternative Multiplex-Funktionen: ST. Unterstützte Bus-Schnittstellen: General.
16—Digital_IOSignalanschluss — (Richtung: I/O, Spannungsbereich: 1.8V to 3.6V). Alternative Multiplex-Funktionen: —. Unterstützte Bus-Schnittstellen: General.
17—Digital_IOSignalanschluss — (Richtung: I/O, Spannungsbereich: 1.8V to 3.6V). Alternative Multiplex-Funktionen: —. Unterstützte Bus-Schnittstellen: General.
18—Digital_IOSignalanschluss — (Richtung: I/O, Spannungsbereich: 1.8V to 3.6V). Alternative Multiplex-Funktionen: —. Unterstützte Bus-Schnittstellen: General.
19ANADigital_IOSignalanschluss ANA (Richtung: I/O, Spannungsbereich: 1.8V to 3.6V). Alternative Multiplex-Funktionen: ANA. Unterstützte Bus-Schnittstellen: General.
20ANADigital_IOSignalanschluss ANA (Richtung: I/O, Spannungsbereich: 1.8V to 3.6V). Alternative Multiplex-Funktionen: ANA. Unterstützte Bus-Schnittstellen: General.
21IO10Digital_IOGPIO10 / RTC_GPIO10 / TOUCH10 / ADC1_CH9 / FSPICS0
22IO11Digital_IOGPIO11 / RTC_GPIO11 / TOUCH11 / ADC2_CH0 / FSPID
23IO12Digital_IOGPIO12 / RTC_GPIO12 / TOUCH12 / ADC2_CH1 / FSPICLK
24VSSGNDElektrischer 0V-Masserückführungsanschluss (VSS) für Kernlogik, I/O-Treiber und Analogblöcke.
25VDDPower_InPositiver Versorgungseingang (VDD) im Spannungsbereich 1.8V to 3.6V (Max. 3.6V).
26#MCLR/VPP/RA5Digital_IOSignalanschluss #MCLR/VPP/RA5 (Richtung: I/O, Spannungsbereich: 1.8V to 3.6V). Alternative Multiplex-Funktionen: #MCLR/VPP/RA5. Unterstützte Bus-Schnittstellen: General.
27AN0/VREF+/CN2/RA0AnalogSignalanschluss AN0/VREF+/CN2/RA0 (Richtung: Analog, Spannungsbereich: 1.8V to 3.6V). Alternative Multiplex-Funktionen: AN0/VREF+/CN2/RA0. Unterstützte Bus-Schnittstellen: General.
28AN1/VREF-/CN3/RA1AnalogSignalanschluss AN1/VREF-/CN3/RA1 (Richtung: Analog, Spannungsbereich: 1.8V to 3.6V). Alternative Multiplex-Funktionen: AN1/VREF-/CN3/RA1. Unterstützte Bus-Schnittstellen: General.
29EPGNDFreiliegendes Boden-Wärmeleitpad (EP) zur primären Wärmeableitung in die Leiterplatte sowie als niederinduktiver 0V-Masserückleiter.