PIC18F8527-I/PT (TQFP-80(12x12)) — 回路図シンボル、IPC-7351B フットプリント & 3D STEP モデル

Q: PIC18F8527-I/PT (TQFP-80(12x12)) のピン配置 (Pinout) および電源電圧仕様は？

MICROCHIP 製 PIC18F8527-I/PT (TQFP-80(12x12) パッケージ) は全 80 ピン構成で、ピンピッチは 0.50 mm、動作電源電圧範囲 VCC は 2.0V to 5.5V です。主なピン：1 (RH2/A18: マルチプレクスI/O・ペリフェラル端子 RH2/A18 (General)), 2 (RH3/A19: マルチプレクスI/O・ペリフェラル端子 RH3/A19 (General)), 3 (RE1/AD9/WR#/P2C: マルチプレクスI/O・ペリフェラル端子 RE1/AD9/WR#/P2C (General)), 4 (RE0/AD8/RD#/P2D: マルチプレクスI/O・ペリフェラル端子 RE0/AD8/RD#/P2D (General)), 5 (RG0/ECCP3/P3A: マルチプレクスI/O・ペリフェラル端子 RG0/ECCP3/P3A (General)), 6 (RG1/TX2/CK2: マルチプレクスI/O・ペリフェラル端子 RG1/TX2/CK2 (General))。

Q: PIC18F8527-I/PT の IPC-7351B 準拠 PCB フットプリント寸法は？

データシート外形図および IPC-7351B Level B (標準密度) に基づき、PIC18F8527-I/PT (TQFP-80(12x12)) の本体外形は 12.00 × 12.00 mm、ピッチ e = 0.50 mm、合計 80 パッドで構成されています。

Q: PIC18F8527-I/PT の KiCad (.kicad_mod, .kicad_sym)、Fusion 360 (.lbr)、3D STEP モデルはどこでダウンロードできますか？

このページから CERN-OHL-P-2.0 ライセンスの下で検証済みの PIC18F8527-I/PT (MICROCHIP, TQFP-80(12x12)) CAD ライブラリパッケージ（KiCad 8、Autodesk Fusion 360 / Eagle .lbr、3D STEP AP214 & WebGL GLB）を無料で直接ダウンロードできます。

1. シンボル

2. 2Dフットプリント

3. 3Dモデル

パッケージ外形: 12.00mm × 12.00mm · ピッチ: 0.50mm · ルーラー目盛: 1.00mm同期完了 <100ms

同期ピン配置 (Symbol / 2D / 3D) (80/80)

ピンをクリックまたはホバーすると、シンボル、フットプリント、3Dモデル上で同時に強調表示されます

ピン	記号	種別	機能説明 (JA)
1	RH2/A18	I/O	マルチプレクスI/O・ペリフェラル端子 RH2/A18 (General)
2	RH3/A19	I/O	マルチプレクスI/O・ペリフェラル端子 RH3/A19 (General)
3	RE1/AD9/WR#/P2C	I/O	マルチプレクスI/O・ペリフェラル端子 RE1/AD9/WR#/P2C (General)
4	RE0/AD8/RD#/P2D	I/O	マルチプレクスI/O・ペリフェラル端子 RE0/AD8/RD#/P2D (General)
5	RG0/ECCP3/P3A	I/O	マルチプレクスI/O・ペリフェラル端子 RG0/ECCP3/P3A (General)
6	RG1/TX2/CK2	I/O	マルチプレクスI/O・ペリフェラル端子 RG1/TX2/CK2 (General)
7	NC	NC	No Connect (Leave Floating)
8	RG3/CCP4/P3D	I/O	マルチプレクスI/O・ペリフェラル端子 RG3/CCP4/P3D (General)
9	IO4	I/O	GPIO4 / RTC_GPIO4 / TOUCH4 / ADC1_CH3
10	RG4/CCP5/P1D	I/O	マルチプレクスI/O・ペリフェラル端子 RG4/CCP5/P1D (General)
11	VSS	GND	グラウンド基準端子 (VSS)
12	VDD	Power	電源供給入力 (VDD — 2.0V to 5.5V)
13	RF7/SS1@	I/O	マルチプレクスI/O・ペリフェラル端子 RF7/SS1@ (General)
14	RF6/AN11	I/O	マルチプレクスI/O・ペリフェラル端子 RF6/AN11 (General)
15	RF5/AN10/CVREF	I/O	マルチプレクスI/O・ペリフェラル端子 RF5/AN10/CVREF (General)
16	RF4/AN9	I/O	マルチプレクスI/O・ペリフェラル端子 RF4/AN9 (General)
17	RF3/AN8	I/O	マルチプレクスI/O・ペリフェラル端子 RF3/AN8 (General)
18	RF2/AN7/C1OUT	I/O	マルチプレクスI/O・ペリフェラル端子 RF2/AN7/C1OUT (General)
19	RH7/AN15/P1B(2)	I/O	マルチプレクスI/O・ペリフェラル端子 RH7/AN15/P1B(2) (General)
20	RH6/AN14/P1C(2)	I/O	マルチプレクスI/O・ペリフェラル端子 RH6/AN14/P1C(2) (General)
21	RH5/AN13/P3B(2)	I/O	マルチプレクスI/O・ペリフェラル端子 RH5/AN13/P3B(2) (General)
22	RH4/AN12/P3C(2)	I/O	マルチプレクスI/O・ペリフェラル端子 RH4/AN12/P3C(2) (General)
23	RF1/AN6/C2OUT	I/O	マルチプレクスI/O・ペリフェラル端子 RF1/AN6/C2OUT (General)
24	RF0/AN5	I/O	マルチプレクスI/O・ペリフェラル端子 RF0/AN5 (General)
25	AVDD	Power	電源供給入力 (AVDD — 2.0V to 5.5V)
26	AVSS	GND	グラウンド基準端子 (AVSS)
27	RA3/AN3/VREF+	Analog	マルチプレクスI/O・ペリフェラル端子 RA3/AN3/VREF+ (General)
28	RA2/AN2/VREF-	Analog	マルチプレクスI/O・ペリフェラル端子 RA2/AN2/VREF- (General)
29	RA1/AN1	I/O	マルチプレクスI/O・ペリフェラル端子 RA1/AN1 (General)
30	RA0/AN0	I/O	マルチプレクスI/O・ペリフェラル端子 RA0/AN0 (General)
31	VSS	GND	グラウンド基準端子 (VSS)
32	VDD	Power	電源供給入力 (VDD — 2.0V to 5.5V)
33	RA5/AN4/HLVDIN	I/O	マルチプレクスI/O・ペリフェラル端子 RA5/AN4/HLVDIN (General)
34	RA4/T0CKI	I/O	マルチプレクスI/O・ペリフェラル端子 RA4/T0CKI (General)
35	IO35	I/O	General Purpose Digital I/O Pin IO35
36	RC0/T1OSO/T13CKI	I/O	マルチプレクスI/O・ペリフェラル端子 RC0/T1OSO/T13CKI (General)
37	RC6/TX1/CK1	I/O	マルチプレクスI/O・ペリフェラル端子 RC6/TX1/CK1 (General)
38	RC7/RX1/DT1	I/O	マルチプレクスI/O・ペリフェラル端子 RC7/RX1/DT1 (General)
39	IO39	I/O	General Purpose Digital I/O Pin IO39
40	IO40	I/O	General Purpose Digital I/O Pin IO40
41	RJ6/LB#	I/O	マルチプレクスI/O・ペリフェラル端子 RJ6/LB# (General)
42	RJ7/UB#	I/O	マルチプレクスI/O・ペリフェラル端子 RJ7/UB# (General)
43	RC2/ECCP1/P1A	I/O	マルチプレクスI/O・ペリフェラル端子 RC2/ECCP1/P1A (General)
44	RC3/SCK1/SCL1	I/O	マルチプレクスI/O・ペリフェラル端子 RC3/SCK1/SCL1 (SPI, I2C)
45	RC4/SDI1/SDA1	I/O	マルチプレクスI/O・ペリフェラル端子 RC4/SDI1/SDA1 (I2C)
46	RC5/SDO1	I/O	マルチプレクスI/O・ペリフェラル端子 RC5/SDO1 (General)
47	RB7/KBI3/PGD	I/O	マルチプレクスI/O・ペリフェラル端子 RB7/KBI3/PGD (General)
48	VDD	Power	電源供給入力 (VDD — 2.0V to 5.5V)
49	IO49	I/O	General Purpose Digital I/O Pin IO49
50	IO50	I/O	General Purpose Digital I/O Pin IO50
51	VSS	GND	グラウンド基準端子 (VSS)
52	RB6/KBI2/PGC	I/O	マルチプレクスI/O・ペリフェラル端子 RB6/KBI2/PGC (General)
53	RB5/KBI1/PGM	I/O	マルチプレクスI/O・ペリフェラル端子 RB5/KBI1/PGM (General)
54	RB4/KBI0	I/O	マルチプレクスI/O・ペリフェラル端子 RB4/KBI0 (General)
55	IO55	I/O	General Purpose Digital I/O Pin IO55
56	RB2/INT2	I/O	マルチプレクスI/O・ペリフェラル端子 RB2/INT2 (General)
57	RB1/INT1	I/O	マルチプレクスI/O・ペリフェラル端子 RB1/INT1 (General)
58	RB0/INT0	I/O	マルチプレクスI/O・ペリフェラル端子 RB0/INT0 (General)
59	RJ3/WRH#	I/O	マルチプレクスI/O・ペリフェラル端子 RJ3/WRH# (General)
60	RJ2/WRL#	I/O	マルチプレクスI/O・ペリフェラル端子 RJ2/WRL# (General)
61	RJ1/OE#	I/O	マルチプレクスI/O・ペリフェラル端子 RJ1/OE# (General)
62	RJ0/ALE	I/O	マルチプレクスI/O・ペリフェラル端子 RJ0/ALE (General)
63	RD7/AD7/PSP7/SS2#	I/O	マルチプレクスI/O・ペリフェラル端子 RD7/AD7/PSP7/SS2# (General)
64	RD6/AD6/PSP6/SCK2/SCL2	I/O	マルチプレクスI/O・ペリフェラル端子 RD6/AD6/PSP6/SCK2/SCL2 (SPI, I2C)
65	RD5/AD5/PSP5/SDI2/SDA2	I/O	マルチプレクスI/O・ペリフェラル端子 RD5/AD5/PSP5/SDI2/SDA2 (I2C)
66	RD4/AD4/PSP4/SDO2	I/O	マルチプレクスI/O・ペリフェラル端子 RD4/AD4/PSP4/SDO2 (General)
67	RD3/AD3/PSP3	I/O	マルチプレクスI/O・ペリフェラル端子 RD3/AD3/PSP3 (General)
68	RD2/AD2/PSP2	I/O	マルチプレクスI/O・ペリフェラル端子 RD2/AD2/PSP2 (General)
69	RD1/AD1/PSP1	I/O	マルチプレクスI/O・ペリフェラル端子 RD1/AD1/PSP1 (General)
70	VSS	GND	グラウンド基準端子 (VSS)
71	VDD	Power	電源供給入力 (VDD — 2.0V to 5.5V)
72	RD0/AD0/PSP0	I/O	マルチプレクスI/O・ペリフェラル端子 RD0/AD0/PSP0 (General)
73	IO73	I/O	General Purpose Digital I/O Pin IO73
74	RE6/AD14/P1B(2)	I/O	マルチプレクスI/O・ペリフェラル端子 RE6/AD14/P1B(2) (General)
75	RE5/AD13/P1C(2)	I/O	マルチプレクスI/O・ペリフェラル端子 RE5/AD13/P1C(2) (General)
76	RE4/AD12/P3B(2)	I/O	マルチプレクスI/O・ペリフェラル端子 RE4/AD12/P3B(2) (General)
77	RE3/AD11/P3C(2)	I/O	マルチプレクスI/O・ペリフェラル端子 RE3/AD11/P3C(2) (General)
78	RE2/AD10/CS#/P2B	I/O	マルチプレクスI/O・ペリフェラル端子 RE2/AD10/CS#/P2B (General)
79	RH0/A16	I/O	マルチプレクスI/O・ペリフェラル端子 RH0/A16 (General)
80	RH1/A17	I/O	マルチプレクスI/O・ペリフェラル端子 RH1/A17 (General)

PIN 1 RH2/A18

I/O

マルチプレクスI/O・ペリフェラル端子 RH2/A18 (General)

設計上の注意点: Signal terminal RH2/A18 (I/O, 2.0V to 5.5V domain). Multiplexed alternate functions: RH2/A18. Supported peripheral buses: General.

IPC-7351B はんだ付け密度 & スパン C/G/Z 設定

抽出図面ギャラリー (6 標準図面 + 15 抽出図面)

原本PDFを直接閲覧、または図面をクリックして全画面拡大

1. 実装3D外観モデルREPRESENTATIVE

PIC18F8527-I/PT (TQFP-80(12x12)) - 1. 実装3D外観モデル

高精度3Dソリッドモデル拡大 ›

2. 標準ピン配置図 (上面)CLEANROOM PINOUT

PIC18F8527-I/PT (TQFP-80(12x12)) - 2. 標準ピン配置図 (上面)

パッケージ正規ピン配置 (80ピン)拡大 ›

3. 原本データシートピン図PDF PINOUT

PIC18F8527-I/PT (TQFP-80(12x12)) - 3. 原本データシートピン図

無トリミングピン配置図拡大 ›

4. パッケージ外形寸法図 (D×E×A)PACKAGE DIMENSIONS

PIC18F8527-I/PT (TQFP-80(12x12)) - 4. パッケージ外形寸法図 (D×E×A)

TQFP-80(12x12) · 12.00×12.00mm · ピッチ 0.50mm拡大 ›

5. 推奨PCBフットプリントLAND PATTERN

PIC18F8527-I/PT (TQFP-80(12x12)) - 5. 推奨PCBフットプリント

IPC-7351B パッド (80 Pads)拡大 ›

6. アプリケーション参考回路SCHEMATIC

PIC18F8527-I/PT (TQFP-80(12x12)) - 6. アプリケーション参考回路

Typical Application Schematic拡大 ›

PDF データシート原本ピン配置・技術図面ライブラリ (15 点 · 1/2 ページ)

PIC18F8527 シリーズの切り抜きなし原本図面 15 点中 1–12 点目を表示

P2 · p02_fig011777×1640px

PIC18F8527-I/PT (TQFP-80(12x12)) — DS39646C-page ii © 2008 Microchip Technology Inc. | Trademarks | FilterLab, Linear Active Thermistor, MXDEV, MXLAB, SEEVAL, SmartSensor and The Embedded Control Solutions Company are registered trademarks of Microchip Technology Incorporate

DS39646C-page ii © 2008 Microchip Technology Inc. | Trademarks | FilterLab, Linear Active Thermistor, MXDEV, MXLAB, SEEVAL, SmartSensor and The Embedded Control Solutions Company are registered trademarks of Microchip Technology Incorporate

P2 · p02_fig02788×285px

PIC18F8527-I/PT (TQFP-80(12x12)) — DS39646C-page ii © 2008 Microchip Technology Inc.

P183 · p183_fig011777×345px

FIGURE 17-2: CAPTURE MODE OPERATION BLOCK DIAGRAM

P183 · p183_fig021427×504px

FIGURE 17-2: CAPTURE MODE OPERATION BLOCK DIAGRAM

P184 · p184_fig011611×642px

FIGURE 17-3: COMPARE MODE OPERATION BLOCK DIAGRAM

P211 · p211_fig011777×937px

FIGURE 19-2: SPI MASTER/SLAVE CONNECTION

P214 · p214_fig011777×1099px

FIGURE 19-5: SPI MODE WAVEFORM (SLAVE MODE WITH CKE = 0) SSx SCKx (CKP = 0 SCKx (CKP = 1 CKE = 0) Write to SSPxBUF

P214 · p214_fig021777×1119px

FIGURE 19-6: SPI MODE WAVEFORM (SLAVE MODE WITH CKE = 1) SSx SCKx (CKP = 0 SCKx (CKP = 1 CKE = 1) Write to SSPxBUF

P214 · p214_fig01P214

Datasheet Page 214 (p214_fig01)

P421 · p421_fig02414×490px

Example

P421 · p421_fig03414×490px

80-Lead TQFP | XXXXXXXXXXXX XXXXXXXXXXXX | YYWWNNN

P421 · p421_fig04414×490px

Example | PIC18F8722-E /PT | 0810017 | 3 e

1 / 2 ページ (15 点の抽出図面)

電気仕様 & 部品詳細スペック (PIC18F8527-I/PT)

データシートから自動抽出された機能概要、外形寸法、電源電圧範囲、周辺機能インターフェース (JA)

標準電子部品・コネクタ

詳細概要:PIC18F8527-I/PT (TQFP-80(12x12)) は 80 ピンの標準電子部品・コネクタで、パッケージ外形は 12.00 × 12.00 × 1.20 mm（ピンピッチ e = 0.50 mm）です。動作電源電圧 2.0V to 5.5V、動作温度範囲 -40°C ~ +85°C (Industrial Grade)、UART, SPI, I2C, ADC, PWM, RTC/CLK インターフェースを内蔵しています。

動作電源電圧範囲V_CC / V_DD

2.0V to 5.5V

電源ピンから 2mm 以内に 100nF + 10µF X7R パスコンを配置

動作周囲温度範囲T_A

-40°C ~ +85°C (Industrial Grade)

工業用温度グレード；最大接合部温度 T_J(max) = +125°C

動作クロック・無線周波数f_CLK / f_RF

32 kHz

PDF データシート電気的特性より抽出

出力電流・消費電流定格I_OUT / I_CC

I_GPIO(max) = ±20 mA / pin | I_VDD(total) ≤ 150 mA

ピンあたりの絶対最大定格電流を厳守

パッケージ外形寸法 (D × E × A)D × E × A

12.00 × 12.00 × 1.20 mm (A1=0.10 mm)

パッケージ系列: TQFP (TQFP-80(12x12))

ピン数・リードピッチN / e

80 Pins | Pitch e = 0.50 mm (19.7 mil)

IPC-7351B 中心間スパン C 準拠

内蔵ペリフェラルバスBuses

UART, SPI, I2C, ADC, PWM, RTC/CLK

回路図シンボル・2D フットプリント・3D モデル完全同期

リフロー実装・吸湿感度IPC / MSL

IPC-7351B Level B | J-STD-020 (ピーク 260°C) | MSL-3

サーマルパッドは 60% 分割ステンシル開口を推奨

エンジニアリング警告: 実装前にシルクスクリーンの 1 番ピン面取りマークを確認してください。

エンジニアリング警告: 放熱パッドは Ø0.3mm サーマルビアを介して GND プレーンへ確実に接続してください。

5点工業規格検証

ファイル出力前の自動幾何・電気チェック

5/5 合格

IEEE-315 シンボル80 ピン自動バス分類

IPC-7351B フットプリント80 パッド · ピッチ 0.50mm

IPC-7525 60% はんだペースト開口リフロー標準 1:1

DFM製造基準 (JLCPCB / PCBWay)最小パッド間隙: 0.25mm

3D STEP AP214 & GLB座標原点完全一致 (0,0,0)

実機検証 & コミュニティ技術レビュー

データシートから自動抽出された機能概要、外形寸法、電源電圧範囲、周辺機能インターフェース

5.00 PCB Verified

機械寸法 & ランドパターン (TQFP-80(12x12))

データシートから抽出・IPC-7351B 準拠標準化

パッケージ外形 (D × E)Nominal

12.00 × 12.00 mm

全高 (A) & ピッチ (e)IPC-7351B

A=1.20mm · e=0.50mm

パッド寸法 (W × L)Level B

0.30 × 1.25 mm

ピン数 / 総パッド数Topology

80P / 80Pad (QUAD_ROW)

推奨周辺部品 (BOM) & ピン互換代替品 (Drop-in)

標準アプリケーション回路の受動部品および 1:1 ピン互換代替型番

DFM READY

部品記号 / 代替型番	定数 / パッケージ	役割 & PCB レイアウトルール
N/A BOM	Per application circuit TQFP-80(12x12)	定格負荷電流に応じた配線幅を確保し、IPC-2221 の絶縁沿面距離規格に準拠してください。

技術的なよくある質問 (FAQ) — PIC18F8527-I/PT (TQFP-80(12x12))

ピン配置、IPC-7351B ランドパターン寸法、CAD 出力フォーマットに関する回答

IPC-7351B / IEEE-315

PIC18F8527-I/PT (TQFP-80(12x12)) のピン配置 (Pinout) および電源電圧仕様は？

MICROCHIP 製 PIC18F8527-I/PT (TQFP-80(12x12) パッケージ) は全 80 ピン構成で、ピンピッチは 0.50 mm、動作電源電圧範囲 VCC は 2.0V to 5.5V です。主なピン：1 (RH2/A18: マルチプレクスI/O・ペリフェラル端子 RH2/A18 (General)), 2 (RH3/A19: マルチプレクスI/O・ペリフェラル端子 RH3/A19 (General)), 3 (RE1/AD9/WR#/P2C: マルチプレクスI/O・ペリフェラル端子 RE1/AD9/WR#/P2C (General)), 4 (RE0/AD8/RD#/P2D: マルチプレクスI/O・ペリフェラル端子 RE0/AD8/RD#/P2D (General)), 5 (RG0/ECCP3/P3A: マルチプレクスI/O・ペリフェラル端子 RG0/ECCP3/P3A (General)), 6 (RG1/TX2/CK2: マルチプレクスI/O・ペリフェラル端子 RG1/TX2/CK2 (General))。

PIC18F8527-I/PT の IPC-7351B 準拠 PCB フットプリント寸法は？

データシート外形図および IPC-7351B Level B (標準密度) に基づき、PIC18F8527-I/PT (TQFP-80(12x12)) の本体外形は 12.00 × 12.00 mm、ピッチ e = 0.50 mm、合計 80 パッドで構成されています。

PIC18F8527-I/PT の KiCad (.kicad_mod, .kicad_sym)、Fusion 360 (.lbr)、3D STEP モデルはどこでダウンロードできますか？

このページから CERN-OHL-P-2.0 ライセンスの下で検証済みの PIC18F8527-I/PT (MICROCHIP, TQFP-80(12x12)) CAD ライブラリパッケージ（KiCad 8、Autodesk Fusion 360 / Eagle .lbr、3D STEP AP214 & WebGL GLB）を無料で直接ダウンロードできます。

静的リファレンス付録：ピン配置表 (80 ピン) & PIC18F8527 シリーズバリエーション静的テーブルを開く

ピン番号 (Pin #)	信号名 (Signal Name)	電気種別 (Type)	機能説明 & 回路設計上の注意
1	RH2/A18	Digital_IO	信号端子 RH2/A18（方向: I/O、電圧域: 2.0V to 5.5V）。多重化オルタネート機能: RH2/A18。対応バス/インターフェース: General。
2	RH3/A19	Digital_IO	信号端子 RH3/A19（方向: I/O、電圧域: 2.0V to 5.5V）。多重化オルタネート機能: RH3/A19。対応バス/インターフェース: General。
3	RE1/AD9/WR#/P2C	Digital_IO	信号端子 RE1/AD9/WR#/P2C（方向: I/O、電圧域: 2.0V to 5.5V）。多重化オルタネート機能: RE1/AD9/WR#/P2C。対応バス/インターフェース: General。
4	RE0/AD8/RD#/P2D	Digital_IO	信号端子 RE0/AD8/RD#/P2D（方向: I/O、電圧域: 2.0V to 5.5V）。多重化オルタネート機能: RE0/AD8/RD#/P2D。対応バス/インターフェース: General。
5	RG0/ECCP3/P3A	Digital_IO	信号端子 RG0/ECCP3/P3A（方向: I/O、電圧域: 2.0V to 5.5V）。多重化オルタネート機能: RG0/ECCP3/P3A。対応バス/インターフェース: General。
6	RG1/TX2/CK2	Digital_IO	信号端子 RG1/TX2/CK2（方向: I/O、電圧域: 2.0V to 5.5V）。多重化オルタネート機能: RG1/TX2/CK2。対応バス/インターフェース: General。
7	NC	No_Connect	No Connect (Leave Floating)
8	RG3/CCP4/P3D	Digital_IO	信号端子 RG3/CCP4/P3D（方向: I/O、電圧域: 2.0V to 5.5V）。多重化オルタネート機能: RG3/CCP4/P3D。対応バス/インターフェース: General。
9	IO4	Digital_IO	GPIO4 / RTC_GPIO4 / TOUCH4 / ADC1_CH3
10	RG4/CCP5/P1D	Digital_IO	信号端子 RG4/CCP5/P1D（方向: I/O、電圧域: 2.0V to 5.5V）。多重化オルタネート機能: RG4/CCP5/P1D。対応バス/インターフェース: General。
11	VSS	GND	内部ロジック、I/Oドライバ、アナログ回路の共通帰路となる0Vグラウンド端子 (VSS) です。
12	VDD	Power_In	2.0V to 5.5V 電源ドメインで動作する正電源入力端子 (VDD、最大定格: 5.5V) です。
13	RF7/SS1@	RF_50Ohm	信号端子 RF7/SS1@（方向: I/O、電圧域: 2.0V to 5.5V）。多重化オルタネート機能: RF7/SS1@。対応バス/インターフェース: General。
14	RF6/AN11	RF_50Ohm	信号端子 RF6/AN11（方向: I/O、電圧域: 2.0V to 5.5V）。多重化オルタネート機能: RF6/AN11。対応バス/インターフェース: General。
15	RF5/AN10/CVREF	RF_50Ohm	信号端子 RF5/AN10/CVREF（方向: I/O、電圧域: 2.0V to 5.5V）。多重化オルタネート機能: RF5/AN10/CVREF。対応バス/インターフェース: General。
16	RF4/AN9	RF_50Ohm	信号端子 RF4/AN9（方向: I/O、電圧域: 2.0V to 5.5V）。多重化オルタネート機能: RF4/AN9。対応バス/インターフェース: General。
17	RF3/AN8	RF_50Ohm	信号端子 RF3/AN8（方向: I/O、電圧域: 2.0V to 5.5V）。多重化オルタネート機能: RF3/AN8。対応バス/インターフェース: General。
18	RF2/AN7/C1OUT	RF_50Ohm	信号端子 RF2/AN7/C1OUT（方向: I/O、電圧域: 2.0V to 5.5V）。多重化オルタネート機能: RF2/AN7/C1OUT。対応バス/インターフェース: General。
19	RH7/AN15/P1B(2)	Digital_IO	信号端子 RH7/AN15/P1B(2)（方向: I/O、電圧域: 2.0V to 5.5V）。多重化オルタネート機能: RH7/AN15/P1B(2)。対応バス/インターフェース: General。
20	RH6/AN14/P1C(2)	Digital_IO	信号端子 RH6/AN14/P1C(2)（方向: I/O、電圧域: 2.0V to 5.5V）。多重化オルタネート機能: RH6/AN14/P1C(2)。対応バス/インターフェース: General。
21	RH5/AN13/P3B(2)	Digital_IO	信号端子 RH5/AN13/P3B(2)（方向: I/O、電圧域: 2.0V to 5.5V）。多重化オルタネート機能: RH5/AN13/P3B(2)。対応バス/インターフェース: General。
22	RH4/AN12/P3C(2)	Digital_IO	信号端子 RH4/AN12/P3C(2)（方向: I/O、電圧域: 2.0V to 5.5V）。多重化オルタネート機能: RH4/AN12/P3C(2)。対応バス/インターフェース: General。
23	RF1/AN6/C2OUT	RF_50Ohm	信号端子 RF1/AN6/C2OUT（方向: I/O、電圧域: 2.0V to 5.5V）。多重化オルタネート機能: RF1/AN6/C2OUT。対応バス/インターフェース: General。
24	RF0/AN5	RF_50Ohm	信号端子 RF0/AN5（方向: I/O、電圧域: 2.0V to 5.5V）。多重化オルタネート機能: RF0/AN5。対応バス/インターフェース: General。
25	AVDD	Power_In	2.0V to 5.5V 電源ドメインで動作する正電源入力端子 (AVDD、最大定格: 5.5V) です。
26	AVSS	GND	内部ロジック、I/Oドライバ、アナログ回路の共通帰路となる0Vグラウンド端子 (AVSS) です。
27	RA3/AN3/VREF+	Analog	信号端子 RA3/AN3/VREF+（方向: Analog、電圧域: 2.0V to 5.5V）。多重化オルタネート機能: RA3/AN3/VREF+。対応バス/インターフェース: General。
28	RA2/AN2/VREF-	Analog	信号端子 RA2/AN2/VREF-（方向: Analog、電圧域: 2.0V to 5.5V）。多重化オルタネート機能: RA2/AN2/VREF-。対応バス/インターフェース: General。
29	RA1/AN1	Digital_IO	信号端子 RA1/AN1（方向: I/O、電圧域: 2.0V to 5.5V）。多重化オルタネート機能: RA1/AN1。対応バス/インターフェース: General。
30	RA0/AN0	Digital_IO	信号端子 RA0/AN0（方向: I/O、電圧域: 2.0V to 5.5V）。多重化オルタネート機能: RA0/AN0。対応バス/インターフェース: General。
31	VSS	GND	内部ロジック、I/Oドライバ、アナログ回路の共通帰路となる0Vグラウンド端子 (VSS) です。
32	VDD	Power_In	2.0V to 5.5V 電源ドメインで動作する正電源入力端子 (VDD、最大定格: 5.5V) です。
33	RA5/AN4/HLVDIN	Digital_IO	信号端子 RA5/AN4/HLVDIN（方向: I/O、電圧域: 2.0V to 5.5V）。多重化オルタネート機能: RA5/AN4/HLVDIN。対応バス/インターフェース: General。
34	RA4/T0CKI	Digital_IO	信号端子 RA4/T0CKI（方向: I/O、電圧域: 2.0V to 5.5V）。多重化オルタネート機能: RA4/T0CKI。対応バス/インターフェース: General。
35	IO35	Digital_IO	General Purpose Digital I/O Pin IO35
36	RC0/T1OSO/T13CKI	Digital_IO	信号端子 RC0/T1OSO/T13CKI（方向: I/O、電圧域: 2.0V to 5.5V）。多重化オルタネート機能: RC0/T1OSO/T13CKI。対応バス/インターフェース: General。
37	RC6/TX1/CK1	Digital_IO	信号端子 RC6/TX1/CK1（方向: I/O、電圧域: 2.0V to 5.5V）。多重化オルタネート機能: RC6/TX1/CK1。対応バス/インターフェース: General。
38	RC7/RX1/DT1	Digital_IO	信号端子 RC7/RX1/DT1（方向: I/O、電圧域: 2.0V to 5.5V）。多重化オルタネート機能: RC7/RX1/DT1。対応バス/インターフェース: General。
39	IO39	Digital_IO	General Purpose Digital I/O Pin IO39
40	IO40	Digital_IO	General Purpose Digital I/O Pin IO40
41	RJ6/LB#	Digital_IO	信号端子 RJ6/LB#（方向: I/O、電圧域: 2.0V to 5.5V）。多重化オルタネート機能: RJ6/LB#。対応バス/インターフェース: General。
42	RJ7/UB#	Digital_IO	信号端子 RJ7/UB#（方向: I/O、電圧域: 2.0V to 5.5V）。多重化オルタネート機能: RJ7/UB#。対応バス/インターフェース: General。
43	RC2/ECCP1/P1A	Digital_IO	信号端子 RC2/ECCP1/P1A（方向: I/O、電圧域: 2.0V to 5.5V）。多重化オルタネート機能: RC2/ECCP1/P1A。対応バス/インターフェース: General。
44	RC3/SCK1/SCL1	Digital_IO	信号端子 RC3/SCK1/SCL1（方向: I/O、電圧域: 2.0V to 5.5V）。多重化オルタネート機能: RC3/SCK1/SCL1。対応バス/インターフェース: SPI, I2C。
45	RC4/SDI1/SDA1	Digital_IO	信号端子 RC4/SDI1/SDA1（方向: I/O、電圧域: 2.0V to 5.5V）。多重化オルタネート機能: RC4/SDI1/SDA1。対応バス/インターフェース: I2C。
46	RC5/SDO1	Digital_IO	信号端子 RC5/SDO1（方向: I/O、電圧域: 2.0V to 5.5V）。多重化オルタネート機能: RC5/SDO1。対応バス/インターフェース: General。
47	RB7/KBI3/PGD	Digital_IO	信号端子 RB7/KBI3/PGD（方向: I/O、電圧域: 2.0V to 5.5V）。多重化オルタネート機能: RB7/KBI3/PGD。対応バス/インターフェース: General。
48	VDD	Power_In	2.0V to 5.5V 電源ドメインで動作する正電源入力端子 (VDD、最大定格: 5.5V) です。
49	IO49	Digital_IO	General Purpose Digital I/O Pin IO49
50	IO50	Digital_IO	General Purpose Digital I/O Pin IO50
51	VSS	GND	内部ロジック、I/Oドライバ、アナログ回路の共通帰路となる0Vグラウンド端子 (VSS) です。
52	RB6/KBI2/PGC	Digital_IO	信号端子 RB6/KBI2/PGC（方向: I/O、電圧域: 2.0V to 5.5V）。多重化オルタネート機能: RB6/KBI2/PGC。対応バス/インターフェース: General。
53	RB5/KBI1/PGM	Digital_IO	信号端子 RB5/KBI1/PGM（方向: I/O、電圧域: 2.0V to 5.5V）。多重化オルタネート機能: RB5/KBI1/PGM。対応バス/インターフェース: General。
54	RB4/KBI0	Digital_IO	信号端子 RB4/KBI0（方向: I/O、電圧域: 2.0V to 5.5V）。多重化オルタネート機能: RB4/KBI0。対応バス/インターフェース: General。
55	IO55	Digital_IO	General Purpose Digital I/O Pin IO55
56	RB2/INT2	Digital_IO	信号端子 RB2/INT2（方向: I/O、電圧域: 2.0V to 5.5V）。多重化オルタネート機能: RB2/INT2。対応バス/インターフェース: General。
57	RB1/INT1	Digital_IO	信号端子 RB1/INT1（方向: I/O、電圧域: 2.0V to 5.5V）。多重化オルタネート機能: RB1/INT1。対応バス/インターフェース: General。
58	RB0/INT0	Digital_IO	信号端子 RB0/INT0（方向: I/O、電圧域: 2.0V to 5.5V）。多重化オルタネート機能: RB0/INT0。対応バス/インターフェース: General。
59	RJ3/WRH#	Digital_IO	信号端子 RJ3/WRH#（方向: I/O、電圧域: 2.0V to 5.5V）。多重化オルタネート機能: RJ3/WRH#。対応バス/インターフェース: General。
60	RJ2/WRL#	Digital_IO	信号端子 RJ2/WRL#（方向: I/O、電圧域: 2.0V to 5.5V）。多重化オルタネート機能: RJ2/WRL#。対応バス/インターフェース: General。
61	RJ1/OE#	Digital_IO	信号端子 RJ1/OE#（方向: I/O、電圧域: 2.0V to 5.5V）。多重化オルタネート機能: RJ1/OE#。対応バス/インターフェース: General。
62	RJ0/ALE	Digital_IO	信号端子 RJ0/ALE（方向: I/O、電圧域: 2.0V to 5.5V）。多重化オルタネート機能: RJ0/ALE。対応バス/インターフェース: General。
63	RD7/AD7/PSP7/SS2#	Digital_IO	信号端子 RD7/AD7/PSP7/SS2#（方向: I/O、電圧域: 2.0V to 5.5V）。多重化オルタネート機能: RD7/AD7/PSP7/SS2#。対応バス/インターフェース: General。
64	RD6/AD6/PSP6/SCK2/SCL2	Digital_IO	信号端子 RD6/AD6/PSP6/SCK2/SCL2（方向: I/O、電圧域: 2.0V to 5.5V）。多重化オルタネート機能: RD6/AD6/PSP6/SCK2/SCL2。対応バス/インターフェース: SPI, I2C。

4D Studio: PIC18F8527-I/PT Permalink: /part/C184062 MICROCHIP TQFP-80(12x12)すべてのパッケージすべてのメーカー