ChipDocs.org
4062 部品PDFアップロード
PIC18F65J50-I/PT (TQFP-64(10x10)) — Symbol, Footprint IPC-7351B & 3D STEP Model

PIC18F65J50-I/PT

MICROCHIPTQFP-64(10x10) · 64 ピン · Pitch 0.50mmIPC TOLERANCE VARIATION5.0 (0)
4D 同期クロスプローブモード (CROSS-PROBE)ピンをクリックまたはホバーすると、シンボル、フットプリント、3Dモデル上で同時に強調表示されます
1. シンボル
U1 · PIC18F65J50-I/PT (TQFP-64(10x10))1RE1/WR#2RE0/RD#3RG0/CCP34RG1/TX2/CK25RG2/RX2/DT26RG3/CCP47MCLR8RG4/CCP59MCLR10IO511RF7/SS#12RF6/AN1113RF5/AN10/CVR14RF4/AN915RF3/AN816RF2/AN7/C1OU17VUSB18ENVREG19AVDD20AVSS21RA3/AN3/VREF22RA2/AN2/VREF23RA1/AN124RA0/AN025VSS26VDD27RA5/AN428RA4/T0CKI29RC1/T1OSI/CC30RC0/T1OSO/T131RC6/TX1/CK132RC7/RX1/DT164RE2/CS#63RE362RE461RE560RE659RE7/CCP258RD0/PSP057VDD56VSS55RD1/PSP154RD2/PSP253RD3/PSP352RD4/PSP451RD5/PSP550IO5049IO4948RB0/INT047RB1/INT146RB2/INT245RB3/INT344RB4/KBI043RB5/KBI1/PGM42RB6/KBI2/PGC41VSS40IO4039IO3938VDD37RB7/KBI3/PGD36RC5/SDO35RC4/SDI/SDA34RC3/SCK/SCL33RC2/CCP1Grid Pitch = 2.54mm (IEEE-315)-17.8-12.7-7.6-2.52.57.612.717.845.740.635.630.525.420.315.210.25.10-5.1-10.2-15.2-20.3-25.4-30.5-35.6-40.6-45.7mm
2. 2Dフットプリント
12345678910111213141516171819202122232425262728293031323334353637383940414243444546474849505152535455565758596061626364E=10.00mm · Pitch e=0.50mmD=10.00mm-9-7-5-3-11357997531-1-3-5-7-9mm
3. 3Dモデル
パッケージ外形: 10.00mm × 10.00mm · ピッチ: 0.50mm · ルーラー目盛: 1.00mm同期完了 <100ms

同期ピン配置 (Symbol / 2D / 3D) (64/64)

ピンをクリックまたはホバーすると、シンボル、フットプリント、3Dモデル上で同時に強調表示されます
ピン記号種別機能説明 (JA)
1RE1/WR#I/OマルチプレクスI/O・ペリフェラル端子 RE1/WR# (General)
2RE0/RD#I/OマルチプレクスI/O・ペリフェラル端子 RE0/RD# (General)
3RG0/CCP3I/OマルチプレクスI/O・ペリフェラル端子 RG0/CCP3 (General)
4RG1/TX2/CK2I/OマルチプレクスI/O・ペリフェラル端子 RG1/TX2/CK2 (General)
5RG2/RX2/DT2I/OマルチプレクスI/O・ペリフェラル端子 RG2/RX2/DT2 (General)
6RG3/CCP4I/OマルチプレクスI/O・ペリフェラル端子 RG3/CCP4 (General)
7MCLRI/OマルチプレクスI/O・ペリフェラル端子 MCLR (General)
8RG4/CCP5I/OマルチプレクスI/O・ペリフェラル端子 RG4/CCP5 (General)
9MCLRI/OマルチプレクスI/O・ペリフェラル端子 MCLR (General)
10IO5I/OGPIO5 / RTC_GPIO5 / TOUCH5 / ADC1_CH4
11RF7/SS#I/OマルチプレクスI/O・ペリフェラル端子 RF7/SS# (General)
12RF6/AN11I/OマルチプレクスI/O・ペリフェラル端子 RF6/AN11 (General)
13RF5/AN10/CVREFI/OマルチプレクスI/O・ペリフェラル端子 RF5/AN10/CVREF (General)
14RF4/AN9I/OマルチプレクスI/O・ペリフェラル端子 RF4/AN9 (General)
15RF3/AN8I/OマルチプレクスI/O・ペリフェラル端子 RF3/AN8 (General)
16RF2/AN7/C1OUTI/OマルチプレクスI/O・ペリフェラル端子 RF2/AN7/C1OUT (General)
17VUSBI/OマルチプレクスI/O・ペリフェラル端子 VUSB (USB)
18ENVREGI/OマルチプレクスI/O・ペリフェラル端子 ENVREG (General)
19AVDDPower電源供給入力 (AVDD — 2.0V to 3.6V)
20AVSSGNDグラウンド基準端子 (AVSS)
21RA3/AN3/VREF+AnalogマルチプレクスI/O・ペリフェラル端子 RA3/AN3/VREF+ (General)
22RA2/AN2/VREF-AnalogマルチプレクスI/O・ペリフェラル端子 RA2/AN2/VREF- (General)
23RA1/AN1I/OマルチプレクスI/O・ペリフェラル端子 RA1/AN1 (General)
24RA0/AN0I/OマルチプレクスI/O・ペリフェラル端子 RA0/AN0 (General)
25VSSGNDグラウンド基準端子 (VSS)
26VDDPower電源供給入力 (VDD — 2.0V to 3.6V)
27RA5/AN4I/OマルチプレクスI/O・ペリフェラル端子 RA5/AN4 (General)
28RA4/T0CKII/OマルチプレクスI/O・ペリフェラル端子 RA4/T0CKI (General)
29RC1/T1OSI/CCP2I/OマルチプレクスI/O・ペリフェラル端子 RC1/T1OSI/CCP2 (General)
30RC0/T1OSO/T13CKII/OマルチプレクスI/O・ペリフェラル端子 RC0/T1OSO/T13CKI (General)
31RC6/TX1/CK1I/OマルチプレクスI/O・ペリフェラル端子 RC6/TX1/CK1 (General)
32RC7/RX1/DT1I/OマルチプレクスI/O・ペリフェラル端子 RC7/RX1/DT1 (General)
33RC2/CCP1I/OマルチプレクスI/O・ペリフェラル端子 RC2/CCP1 (General)
34RC3/SCK/SCLI/OマルチプレクスI/O・ペリフェラル端子 RC3/SCK/SCL (SPI, I2C)
35RC4/SDI/SDAI/OマルチプレクスI/O・ペリフェラル端子 RC4/SDI/SDA (I2C)
36RC5/SDOI/OマルチプレクスI/O・ペリフェラル端子 RC5/SDO (General)
37RB7/KBI3/PGDI/OマルチプレクスI/O・ペリフェラル端子 RB7/KBI3/PGD (General)
38VDDPower電源供給入力 (VDD — 2.0V to 3.6V)
39IO39I/OGeneral Purpose Digital I/O Pin IO39
40IO40I/OGeneral Purpose Digital I/O Pin IO40
41VSSGNDグラウンド基準端子 (VSS)
42RB6/KBI2/PGCI/OマルチプレクスI/O・ペリフェラル端子 RB6/KBI2/PGC (General)
43RB5/KBI1/PGMI/OマルチプレクスI/O・ペリフェラル端子 RB5/KBI1/PGM (General)
44RB4/KBI0I/OマルチプレクスI/O・ペリフェラル端子 RB4/KBI0 (General)
45RB3/INT3I/OマルチプレクスI/O・ペリフェラル端子 RB3/INT3 (General)
46RB2/INT2I/OマルチプレクスI/O・ペリフェラル端子 RB2/INT2 (General)
47RB1/INT1I/OマルチプレクスI/O・ペリフェラル端子 RB1/INT1 (General)
48RB0/INT0I/OマルチプレクスI/O・ペリフェラル端子 RB0/INT0 (General)
49IO49I/OGeneral Purpose Digital I/O Pin IO49
50IO50I/OGeneral Purpose Digital I/O Pin IO50
51RD5/PSP5I/OマルチプレクスI/O・ペリフェラル端子 RD5/PSP5 (General)
52RD4/PSP4I/OマルチプレクスI/O・ペリフェラル端子 RD4/PSP4 (General)
53RD3/PSP3I/OマルチプレクスI/O・ペリフェラル端子 RD3/PSP3 (General)
54RD2/PSP2I/OマルチプレクスI/O・ペリフェラル端子 RD2/PSP2 (General)
55RD1/PSP1I/OマルチプレクスI/O・ペリフェラル端子 RD1/PSP1 (General)
56VSSGNDグラウンド基準端子 (VSS)
57VDDPower電源供給入力 (VDD — 2.0V to 3.6V)
58RD0/PSP0I/OマルチプレクスI/O・ペリフェラル端子 RD0/PSP0 (General)
59RE7/CCP2I/OマルチプレクスI/O・ペリフェラル端子 RE7/CCP2 (General)
60RE6I/OマルチプレクスI/O・ペリフェラル端子 RE6 (General)
61RE5I/OマルチプレクスI/O・ペリフェラル端子 RE5 (General)
62RE4I/OマルチプレクスI/O・ペリフェラル端子 RE4 (General)
63RE3I/OマルチプレクスI/O・ペリフェラル端子 RE3 (General)
64RE2/CS#I/OマルチプレクスI/O・ペリフェラル端子 RE2/CS# (General)
PIN 1 RE1/WR#
I/O
マルチプレクスI/O・ペリフェラル端子 RE1/WR# (General)
設計上の注意点: Signal terminal RE1/WR# (I/O, 2.0V to 3.6V domain). Multiplexed alternate functions: RE1/WR#. Supported peripheral buses: General.
IPC-7351B はんだ付け密度 & スパン C/G/Z 設定

抽出図面ギャラリー (6 標準図面 + 18 抽出図面)

原本PDFを直接閲覧、または図面をクリックして全画面拡大
1. 実装3D外観モデルREPRESENTATIVE
PIC18F65J50-I/PT (TQFP-64(10x10)) - 1. 実装3D外観モデル
高精度3Dソリッドモデル拡大 ›
2. 標準ピン配置図 (上面)CLEANROOM PINOUT
PIC18F65J50-I/PT (TQFP-64(10x10)) - 2. 標準ピン配置図 (上面)
パッケージ正規ピン配置 (64ピン)拡大 ›
3. 原本データシートピン図PDF PINOUT
PIC18F65J50-I/PT (TQFP-64(10x10)) - 3. 原本データシートピン図
無トリミングピン配置図拡大 ›
4. パッケージ外形寸法図 (D×E×A)PACKAGE DIMENSIONS
PIC18F65J50-I/PT (TQFP-64(10x10)) - 4. パッケージ外形寸法図 (D×E×A)
TQFP-64(10x10) · 10.00×10.00mm · ピッチ 0.50mm拡大 ›
5. 推奨PCBフットプリントLAND PATTERN
PIC18F65J50-I/PT (TQFP-64(10x10)) - 5. 推奨PCBフットプリント
IPC-7351B パッド (64 Pads)拡大 ›
6. アプリケーション参考回路SCHEMATIC
PIC18F65J50-I/PT (TQFP-64(10x10)) - 6. アプリケーション参考回路
Typical Application Schematic拡大 ›
PDF データシート原本ピン配置・技術図面ライブラリ (18 点 · 1/2 ページ)
PIC18F65J50 / PIC18F67J50 シリーズの切り抜きなし原本図面 18 点中 1–12 点目を表示
P2 · p02_fig011777×1640px
PIC18F65J50-I/PT (TQFP-64(10x10)) — DS39775C-page 2 © 2009 Microchip Technology Inc. | Trademarks | FilterLab, Hampshire, HI-TECH C, Linear Active Thermistor, MXDEV, MXLAB, SEEVAL and The Embedded Control Solutions Company are registered trademarks of Microchip Technology Inc
DS39775C-page 2 © 2009 Microchip Technology Inc. | Trademarks | FilterLab, Hampshire, HI-TECH C, Linear Active Thermistor, MXDEV, MXLAB, SEEVAL and The Embedded Control Solutions Company are registered trademarks of Microchip Technology Inc
P2 · p02_fig02788×285px
PIC18F65J50-I/PT (TQFP-64(10x10)) — DS39775C-page 2 © 2009 Microchip Technology Inc.
DS39775C-page 2 © 2009 Microchip Technology Inc.
P211 · p211_fig011777×341px
PIC18F65J50-I/PT (TQFP-64(10x10)) — FIGURE 17-2: CAPTURE MODE OPERATION BLOCK DIAGRAM
FIGURE 17-2: CAPTURE MODE OPERATION BLOCK DIAGRAM
P211 · p211_fig021777×1059px
PIC18F65J50-I/PT (TQFP-64(10x10)) — FIGURE 17-2: CAPTURE MODE OPERATION BLOCK DIAGRAM
FIGURE 17-2: CAPTURE MODE OPERATION BLOCK DIAGRAM
P212 · p212_fig011778×546px
PIC18F65J50-I/PT (TQFP-64(10x10)) — The action on the pin is based on the value of the mode select bits (CCPxM3:CCPxM0). At the same time, the interrupt flag bit, CCPxIF, is set.
The action on the pin is based on the value of the mode select bits (CCPxM3:CCPxM0). At the same time, the interrupt flag bit, CCPxIF, is set.
P212 · p212_fig021539×907px
PIC18F65J50-I/PT (TQFP-64(10x10)) — FIGURE 17-3: COMPARE MODE OPERATION BLOCK DIAGRAM
FIGURE 17-3: COMPARE MODE OPERATION BLOCK DIAGRAM
P212 · p212_fig01P212
PIC18F65J50-I/PT (TQFP-64(10x10)) — Datasheet Page 212 (p212_fig01)
Datasheet Page 212 (p212_fig01)
P237 · p237_fig011777×938px
PIC18F65J50-I/PT (TQFP-64(10x10)) — FIGURE 19-2: SPI MASTER/SLAVE CONNECTION
FIGURE 19-2: SPI MASTER/SLAVE CONNECTION
P315 · p315_fig01867×782px
PIC18F65J50-I/PT (TQFP-64(10x10)) — FIGURE 22-2: EXTERNAL CIRCUITRY PIC® Microcontroller Host Controller/HUB
FIGURE 22-2: EXTERNAL CIRCUITRY PIC® Microcontroller Host Controller/HUB
P315 · p315_fig01P315
PIC18F65J50-I/PT (TQFP-64(10x10)) — Datasheet Page 315 (p315_fig01)
Datasheet Page 315 (p315_fig01)
P459 · p459_fig01414×490px
PIC18F65J50-I/PT (TQFP-64(10x10)) — 29.1 Package Marking Information
29.1 Package Marking Information
P459 · p459_fig02414×490px
PIC18F65J50-I/PT (TQFP-64(10x10)) — Example
Example
1 / 2 ページ (18 点の抽出図面)

電気仕様 & 部品詳細スペック (PIC18F65J50-I/PT)

データシートから自動抽出された機能概要、外形寸法、電源電圧範囲、周辺機能インターフェース (JA)
標準電子部品・コネクタ
詳細概要:PIC18F65J50-I/PT (TQFP-64(10x10)) は 64 ピンの標準電子部品・コネクタで、パッケージ外形は 10.00 × 10.00 × 1.20 mm（ピンピッチ e = 0.50 mm）です。動作電源電圧 2.0V to 3.6V、動作温度範囲 -10°C to +70°C、USB, UART, SPI, I2C, ADC, PWM, RTC/CLK インターフェースを内蔵しています。
動作電源電圧範囲V_CC / V_DD
2.0V to 3.6V
電源ピンから 2mm 以内に 100nF + 10µF X7R パスコンを配置
動作周囲温度範囲T_A
-10°C to +70°C
工業用温度グレード；最大接合部温度 T_J(max) = +125°C
動作クロック・無線周波数f_CLK / f_RF
48 MHz
PDF データシート電気的特性より抽出
出力電流・消費電流定格I_OUT / I_CC
I_GPIO(max) = ±20 mA / pin | I_VDD(total) ≤ 150 mA
ピンあたりの絶対最大定格電流を厳守
パッケージ外形寸法 (D × E × A)D × E × A
10.00 × 10.00 × 1.20 mm (A1=0.10 mm)
パッケージ系列: TQFP (TQFP-64(10x10))
ピン数・リードピッチN / e
64 Pins | Pitch e = 0.50 mm (19.7 mil)
IPC-7351B 中心間スパン C 準拠
内蔵ペリフェラルバスBuses
USB, UART, SPI, I2C, ADC, PWM, RTC/CLK
回路図シンボル・2D フットプリント・3D モデル完全同期
リフロー実装・吸湿感度IPC / MSL
IPC-7351B Level B | J-STD-020 (ピーク 260°C) | MSL-3
サーマルパッドは 60% 分割ステンシル開口を推奨
エンジニアリング警告: 実装前にシルクスクリーンの 1 番ピン面取りマークを確認してください。
エンジニアリング警告: 放熱パッドは Ø0.3mm サーマルビアを介して GND プレーンへ確実に接続してください。

5点工業規格検証

ファイル出力前の自動幾何・電気チェック
5/5 合格
IEEE-315 シンボル64 ピン自動バス分類
OK
IPC-7351B フットプリント64 パッド · ピッチ 0.50mm
OK
IPC-7525 60% はんだペースト開口リフロー標準 1:1
OK
DFM製造基準 (JLCPCB / PCBWay)最小パッド間隙: 0.25mm
OK
3D STEP AP214 & GLB座標原点完全一致 (0,0,0)
OK

実機検証 & コミュニティ技術レビュー

データシートから自動抽出された機能概要、外形寸法、電源電圧範囲、周辺機能インターフェース
5.00 PCB Verified
IPC-7351B

同系列ファミリー & 同一データシート部品 — PIC18F65J50 / PIC18F67J50 (2)

同一データシートを共有するパッケージ違いやバリアントを選択

機械寸法 & ランドパターン (TQFP-64(10x10))

データシートから抽出・IPC-7351B 準拠標準化
mm
パッケージ外形 (D × E)Nominal
10.00 × 10.00 mm
全高 (A) & ピッチ (e)IPC-7351B
A=1.20mm · e=0.50mm
パッド寸法 (W × L)Level B
0.30 × 1.25 mm
ピン数 / 総パッド数Topology
64P / 64Pad (QUAD_ROW)

推奨周辺部品 (BOM) & ピン互換代替品 (Drop-in)

標準アプリケーション回路の受動部品および 1:1 ピン互換代替型番
DFM READY
部品記号 / 代替型番定数 / パッケージ役割 & PCB レイアウトルール
N/A
BOM
Per application circuit
TQFP-64(10x10)
定格負荷電流に応じた配線幅を確保し、IPC-2221 の絶縁沿面距離規格に準拠してください。

技術的なよくある質問 (FAQ) — PIC18F65J50-I/PT (TQFP-64(10x10))

ピン配置、IPC-7351B ランドパターン寸法、CAD 出力フォーマットに関する回答
IPC-7351B / IEEE-315

PIC18F65J50-I/PT (TQFP-64(10x10)) のピン配置 (Pinout) および電源電圧仕様は？

MICROCHIP 製 PIC18F65J50-I/PT (TQFP-64(10x10) パッケージ) は全 64 ピン構成で、ピンピッチは 0.50 mm、動作電源電圧範囲 VCC は 2.0V to 3.6V です。主なピン：1 (RE1/WR#: マルチプレクスI/O・ペリフェラル端子 RE1/WR# (General)), 2 (RE0/RD#: マルチプレクスI/O・ペリフェラル端子 RE0/RD# (General)), 3 (RG0/CCP3: マルチプレクスI/O・ペリフェラル端子 RG0/CCP3 (General)), 4 (RG1/TX2/CK2: マルチプレクスI/O・ペリフェラル端子 RG1/TX2/CK2 (General)), 5 (RG2/RX2/DT2: マルチプレクスI/O・ペリフェラル端子 RG2/RX2/DT2 (General)), 6 (RG3/CCP4: マルチプレクスI/O・ペリフェラル端子 RG3/CCP4 (General))。

PIC18F65J50-I/PT の IPC-7351B 準拠 PCB フットプリント寸法は？

データシート外形図および IPC-7351B Level B (標準密度) に基づき、PIC18F65J50-I/PT (TQFP-64(10x10)) の本体外形は 10.00 × 10.00 mm、ピッチ e = 0.50 mm、合計 64 パッドで構成されています。

PIC18F65J50-I/PT の KiCad (.kicad_mod, .kicad_sym)、Fusion 360 (.lbr)、3D STEP モデルはどこでダウンロードできますか？

このページから CERN-OHL-P-2.0 ライセンスの下で検証済みの PIC18F65J50-I/PT (MICROCHIP, TQFP-64(10x10)) CAD ライブラリパッケージ（KiCad 8、Autodesk Fusion 360 / Eagle .lbr、3D STEP AP214 & WebGL GLB）を無料で直接ダウンロードできます。

静的リファレンス付録：ピン配置表 (64 ピン) & PIC18F65J50 / PIC18F67J50 シリーズバリエーション静的テーブルを開く
ピン番号 (Pin #)信号名 (Signal Name)電気種別 (Type)機能説明 & 回路設計上の注意
1RE1/WR#Digital_IO信号端子 RE1/WR#（方向: I/O、電圧域: 2.0V to 3.6V）。多重化オルタネート機能: RE1/WR#。対応バス/インターフェース: General。
2RE0/RD#Digital_IO信号端子 RE0/RD#（方向: I/O、電圧域: 2.0V to 3.6V）。多重化オルタネート機能: RE0/RD#。対応バス/インターフェース: General。
3RG0/CCP3Digital_IO信号端子 RG0/CCP3（方向: I/O、電圧域: 2.0V to 3.6V）。多重化オルタネート機能: RG0/CCP3。対応バス/インターフェース: General。
4RG1/TX2/CK2Digital_IO信号端子 RG1/TX2/CK2（方向: I/O、電圧域: 2.0V to 3.6V）。多重化オルタネート機能: RG1/TX2/CK2。対応バス/インターフェース: General。
5RG2/RX2/DT2Digital_IO信号端子 RG2/RX2/DT2（方向: I/O、電圧域: 2.0V to 3.6V）。多重化オルタネート機能: RG2/RX2/DT2。対応バス/インターフェース: General。
6RG3/CCP4Digital_IO信号端子 RG3/CCP4（方向: I/O、電圧域: 2.0V to 3.6V）。多重化オルタネート機能: RG3/CCP4。対応バス/インターフェース: General。
7MCLRDigital_IO信号端子 MCLR（方向: I/O、電圧域: 2.0V to 3.6V）。多重化オルタネート機能: MCLR。対応バス/インターフェース: General。
8RG4/CCP5Digital_IO信号端子 RG4/CCP5（方向: I/O、電圧域: 2.0V to 3.6V）。多重化オルタネート機能: RG4/CCP5。対応バス/インターフェース: General。
9MCLRDigital_IO信号端子 MCLR（方向: I/O、電圧域: 2.0V to 3.6V）。多重化オルタネート機能: MCLR。対応バス/インターフェース: General。
10IO5Digital_IOGPIO5 / RTC_GPIO5 / TOUCH5 / ADC1_CH4
11RF7/SS#RF_50Ohm信号端子 RF7/SS#（方向: I/O、電圧域: 2.0V to 3.6V）。多重化オルタネート機能: RF7/SS#。対応バス/インターフェース: General。
12RF6/AN11RF_50Ohm信号端子 RF6/AN11（方向: I/O、電圧域: 2.0V to 3.6V）。多重化オルタネート機能: RF6/AN11。対応バス/インターフェース: General。
13RF5/AN10/CVREFRF_50Ohm信号端子 RF5/AN10/CVREF（方向: I/O、電圧域: 2.0V to 3.6V）。多重化オルタネート機能: RF5/AN10/CVREF。対応バス/インターフェース: General。
14RF4/AN9RF_50Ohm信号端子 RF4/AN9（方向: I/O、電圧域: 2.0V to 3.6V）。多重化オルタネート機能: RF4/AN9。対応バス/インターフェース: General。
15RF3/AN8RF_50Ohm信号端子 RF3/AN8（方向: I/O、電圧域: 2.0V to 3.6V）。多重化オルタネート機能: RF3/AN8。対応バス/インターフェース: General。
16RF2/AN7/C1OUTRF_50Ohm信号端子 RF2/AN7/C1OUT（方向: I/O、電圧域: 2.0V to 3.6V）。多重化オルタネート機能: RF2/AN7/C1OUT。対応バス/インターフェース: General。
17VUSBDigital_IO信号端子 VUSB（方向: I/O、電圧域: 2.0V to 3.6V）。多重化オルタネート機能: VUSB。対応バス/インターフェース: USB。
18ENVREGDigital_IO信号端子 ENVREG（方向: I/O、電圧域: 2.0V to 3.6V）。多重化オルタネート機能: ENVREG。対応バス/インターフェース: General。
19AVDDPower_In2.0V to 3.6V 電源ドメインで動作する正電源入力端子 (AVDD、最大定格: 3.6V) です。
20AVSSGND内部ロジック、I/Oドライバ、アナログ回路の共通帰路となる0Vグラウンド端子 (AVSS) です。
21RA3/AN3/VREF+Analog信号端子 RA3/AN3/VREF+（方向: Analog、電圧域: 2.0V to 3.6V）。多重化オルタネート機能: RA3/AN3/VREF+。対応バス/インターフェース: General。
22RA2/AN2/VREF-Analog信号端子 RA2/AN2/VREF-（方向: Analog、電圧域: 2.0V to 3.6V）。多重化オルタネート機能: RA2/AN2/VREF-。対応バス/インターフェース: General。
23RA1/AN1Digital_IO信号端子 RA1/AN1（方向: I/O、電圧域: 2.0V to 3.6V）。多重化オルタネート機能: RA1/AN1。対応バス/インターフェース: General。
24RA0/AN0Digital_IO信号端子 RA0/AN0（方向: I/O、電圧域: 2.0V to 3.6V）。多重化オルタネート機能: RA0/AN0。対応バス/インターフェース: General。
25VSSGND内部ロジック、I/Oドライバ、アナログ回路の共通帰路となる0Vグラウンド端子 (VSS) です。
26VDDPower_In2.0V to 3.6V 電源ドメインで動作する正電源入力端子 (VDD、最大定格: 3.6V) です。
27RA5/AN4Digital_IO信号端子 RA5/AN4（方向: I/O、電圧域: 2.0V to 3.6V）。多重化オルタネート機能: RA5/AN4。対応バス/インターフェース: General。
28RA4/T0CKIDigital_IO信号端子 RA4/T0CKI（方向: I/O、電圧域: 2.0V to 3.6V）。多重化オルタネート機能: RA4/T0CKI。対応バス/インターフェース: General。
29RC1/T1OSI/CCP2Digital_IO信号端子 RC1/T1OSI/CCP2（方向: I/O、電圧域: 2.0V to 3.6V）。多重化オルタネート機能: RC1/T1OSI/CCP2。対応バス/インターフェース: General。
30RC0/T1OSO/T13CKIDigital_IO信号端子 RC0/T1OSO/T13CKI（方向: I/O、電圧域: 2.0V to 3.6V）。多重化オルタネート機能: RC0/T1OSO/T13CKI。対応バス/インターフェース: General。
31RC6/TX1/CK1Digital_IO信号端子 RC6/TX1/CK1（方向: I/O、電圧域: 2.0V to 3.6V）。多重化オルタネート機能: RC6/TX1/CK1。対応バス/インターフェース: General。
32RC7/RX1/DT1Digital_IO信号端子 RC7/RX1/DT1（方向: I/O、電圧域: 2.0V to 3.6V）。多重化オルタネート機能: RC7/RX1/DT1。対応バス/インターフェース: General。
33RC2/CCP1Digital_IO信号端子 RC2/CCP1（方向: I/O、電圧域: 2.0V to 3.6V）。多重化オルタネート機能: RC2/CCP1。対応バス/インターフェース: General。
34RC3/SCK/SCLDigital_IO信号端子 RC3/SCK/SCL（方向: I/O、電圧域: 2.0V to 3.6V）。多重化オルタネート機能: RC3/SCK/SCL。対応バス/インターフェース: SPI, I2C。
35RC4/SDI/SDADigital_IO信号端子 RC4/SDI/SDA（方向: I/O、電圧域: 2.0V to 3.6V）。多重化オルタネート機能: RC4/SDI/SDA。対応バス/インターフェース: I2C。
36RC5/SDODigital_IO信号端子 RC5/SDO（方向: I/O、電圧域: 2.0V to 3.6V）。多重化オルタネート機能: RC5/SDO。対応バス/インターフェース: General。
37RB7/KBI3/PGDDigital_IO信号端子 RB7/KBI3/PGD（方向: I/O、電圧域: 2.0V to 3.6V）。多重化オルタネート機能: RB7/KBI3/PGD。対応バス/インターフェース: General。
38VDDPower_In2.0V to 3.6V 電源ドメインで動作する正電源入力端子 (VDD、最大定格: 3.6V) です。
39IO39Digital_IOGeneral Purpose Digital I/O Pin IO39
40IO40Digital_IOGeneral Purpose Digital I/O Pin IO40
41VSSGND内部ロジック、I/Oドライバ、アナログ回路の共通帰路となる0Vグラウンド端子 (VSS) です。
42RB6/KBI2/PGCDigital_IO信号端子 RB6/KBI2/PGC（方向: I/O、電圧域: 2.0V to 3.6V）。多重化オルタネート機能: RB6/KBI2/PGC。対応バス/インターフェース: General。
43RB5/KBI1/PGMDigital_IO信号端子 RB5/KBI1/PGM（方向: I/O、電圧域: 2.0V to 3.6V）。多重化オルタネート機能: RB5/KBI1/PGM。対応バス/インターフェース: General。
44RB4/KBI0Digital_IO信号端子 RB4/KBI0（方向: I/O、電圧域: 2.0V to 3.6V）。多重化オルタネート機能: RB4/KBI0。対応バス/インターフェース: General。
45RB3/INT3Digital_IO信号端子 RB3/INT3（方向: I/O、電圧域: 2.0V to 3.6V）。多重化オルタネート機能: RB3/INT3。対応バス/インターフェース: General。
46RB2/INT2Digital_IO信号端子 RB2/INT2（方向: I/O、電圧域: 2.0V to 3.6V）。多重化オルタネート機能: RB2/INT2。対応バス/インターフェース: General。
47RB1/INT1Digital_IO信号端子 RB1/INT1（方向: I/O、電圧域: 2.0V to 3.6V）。多重化オルタネート機能: RB1/INT1。対応バス/インターフェース: General。
48RB0/INT0Digital_IO信号端子 RB0/INT0（方向: I/O、電圧域: 2.0V to 3.6V）。多重化オルタネート機能: RB0/INT0。対応バス/インターフェース: General。
49IO49Digital_IOGeneral Purpose Digital I/O Pin IO49
50IO50Digital_IOGeneral Purpose Digital I/O Pin IO50
51RD5/PSP5Digital_IO信号端子 RD5/PSP5（方向: I/O、電圧域: 2.0V to 3.6V）。多重化オルタネート機能: RD5/PSP5。対応バス/インターフェース: General。
52RD4/PSP4Digital_IO信号端子 RD4/PSP4（方向: I/O、電圧域: 2.0V to 3.6V）。多重化オルタネート機能: RD4/PSP4。対応バス/インターフェース: General。
53RD3/PSP3Digital_IO信号端子 RD3/PSP3（方向: I/O、電圧域: 2.0V to 3.6V）。多重化オルタネート機能: RD3/PSP3。対応バス/インターフェース: General。
54RD2/PSP2Digital_IO信号端子 RD2/PSP2（方向: I/O、電圧域: 2.0V to 3.6V）。多重化オルタネート機能: RD2/PSP2。対応バス/インターフェース: General。
55RD1/PSP1Digital_IO信号端子 RD1/PSP1（方向: I/O、電圧域: 2.0V to 3.6V）。多重化オルタネート機能: RD1/PSP1。対応バス/インターフェース: General。
56VSSGND内部ロジック、I/Oドライバ、アナログ回路の共通帰路となる0Vグラウンド端子 (VSS) です。
57VDDPower_In2.0V to 3.6V 電源ドメインで動作する正電源入力端子 (VDD、最大定格: 3.6V) です。
58RD0/PSP0Digital_IO信号端子 RD0/PSP0（方向: I/O、電圧域: 2.0V to 3.6V）。多重化オルタネート機能: RD0/PSP0。対応バス/インターフェース: General。
59RE7/CCP2Digital_IO信号端子 RE7/CCP2（方向: I/O、電圧域: 2.0V to 3.6V）。多重化オルタネート機能: RE7/CCP2。対応バス/インターフェース: General。
60RE6Digital_IO信号端子 RE6（方向: I/O、電圧域: 2.0V to 3.6V）。多重化オルタネート機能: RE6。対応バス/インターフェース: General。
61RE5Digital_IO信号端子 RE5（方向: I/O、電圧域: 2.0V to 3.6V）。多重化オルタネート機能: RE5。対応バス/インターフェース: General。
62RE4Digital_IO信号端子 RE4（方向: I/O、電圧域: 2.0V to 3.6V）。多重化オルタネート機能: RE4。対応バス/インターフェース: General。
63RE3Digital_IO信号端子 RE3（方向: I/O、電圧域: 2.0V to 3.6V）。多重化オルタネート機能: RE3。対応バス/インターフェース: General。
64RE2/CS#Digital_IO信号端子 RE2/CS#（方向: I/O、電圧域: 2.0V to 3.6V）。多重化オルタネート機能: RE2/CS#。対応バス/インターフェース: General。
探索部品パッケージメーカーアップロード