PIC16F871-I/P (PDIP-40) — 回路図シンボル、IPC-7351B フットプリント & 3D STEP モデル

1. シンボル

2. 2Dフットプリント

3. 3Dモデル

パッケージ外形: 13.74mm × 50.26mm · ピッチ: 2.54mm · ルーラー目盛: 1.00mm同期完了 <100ms

同期ピン配置 (Symbol / 2D / 3D) (40/40)

ピンをクリックまたはホバーすると、シンボル、フットプリント、3Dモデル上で同時に強調表示されます

ピン	記号	種別	機能説明 (JA)
1	MCLR/VPP/THV	I/O	マルチプレクスI/O・ペリフェラル端子 MCLR/VPP/THV (General)
2	RA0/AN0	I/O	マルチプレクスI/O・ペリフェラル端子 RA0/AN0 (General)
3	RA1/AN1	I/O	マルチプレクスI/O・ペリフェラル端子 RA1/AN1 (General)
4	RA2/AN2/VREF-	Analog	マルチプレクスI/O・ペリフェラル端子 RA2/AN2/VREF- (General)
5	RA3/AN3/VREF+	Analog	マルチプレクスI/O・ペリフェラル端子 RA3/AN3/VREF+ (General)
6	RA4/T0CKI	I/O	マルチプレクスI/O・ペリフェラル端子 RA4/T0CKI (General)
7	RA5/AN4	I/O	マルチプレクスI/O・ペリフェラル端子 RA5/AN4 (General)
8	RE0/RD#/AN5	I/O	マルチプレクスI/O・ペリフェラル端子 RE0/RD#/AN5 (General)
9	RE1/WR#/AN6	I/O	マルチプレクスI/O・ペリフェラル端子 RE1/WR#/AN6 (General)
10	RE2/CS#/AN7	I/O	マルチプレクスI/O・ペリフェラル端子 RE2/CS#/AN7 (General)
11	VDD	Power	電源供給入力 (VDD — 2.0V to 5.5V)
12	VSS	GND	グラウンド基準端子 (VSS)
13	OSC1/CLKI	I/O	マルチプレクスI/O・ペリフェラル端子 OSC1/CLKI (RTC/CLK)
14	OSC2/CLKO	I/O	マルチプレクスI/O・ペリフェラル端子 OSC2/CLKO (RTC/CLK)
15	RC0/T1OSO/T1CKI	I/O	マルチプレクスI/O・ペリフェラル端子 RC0/T1OSO/T1CKI (General)
16	RC1/T1OSI	I/O	マルチプレクスI/O・ペリフェラル端子 RC1/T1OSI (General)
17	RC2/CCP1	I/O	マルチプレクスI/O・ペリフェラル端子 RC2/CCP1 (General)
18	RC3	I/O	マルチプレクスI/O・ペリフェラル端子 RC3 (General)
19	RD0/PSP0	I/O	マルチプレクスI/O・ペリフェラル端子 RD0/PSP0 (General)
20	RD1/PSP1	I/O	マルチプレクスI/O・ペリフェラル端子 RD1/PSP1 (General)
21	RD2/PSP2	I/O	マルチプレクスI/O・ペリフェラル端子 RD2/PSP2 (General)
22	RD3/PSP3	I/O	マルチプレクスI/O・ペリフェラル端子 RD3/PSP3 (General)
23	RC4	I/O	マルチプレクスI/O・ペリフェラル端子 RC4 (General)
24	RC5	I/O	マルチプレクスI/O・ペリフェラル端子 RC5 (General)
25	RC6/TX/CK	I/O	マルチプレクスI/O・ペリフェラル端子 RC6/TX/CK (General)
26	RC7/RX/DT	I/O	マルチプレクスI/O・ペリフェラル端子 RC7/RX/DT (General)
27	RD4/PSP4	I/O	マルチプレクスI/O・ペリフェラル端子 RD4/PSP4 (General)
28	RD5/PSP5	I/O	マルチプレクスI/O・ペリフェラル端子 RD5/PSP5 (General)
29	RD6/PSP6	I/O	マルチプレクスI/O・ペリフェラル端子 RD6/PSP6 (General)
30	RD7/PSP7	I/O	マルチプレクスI/O・ペリフェラル端子 RD7/PSP7 (General)
31	VSS	GND	グラウンド基準端子 (VSS)
32	VDD	Power	電源供給入力 (VDD — 2.0V to 5.5V)
33	RB0/INT	I/O	マルチプレクスI/O・ペリフェラル端子 RB0/INT (General)
34	RB1	I/O	マルチプレクスI/O・ペリフェラル端子 RB1 (General)
35	RB2	I/O	マルチプレクスI/O・ペリフェラル端子 RB2 (General)
36	RB3/PGM	I/O	マルチプレクスI/O・ペリフェラル端子 RB3/PGM (General)
37	RB4	I/O	マルチプレクスI/O・ペリフェラル端子 RB4 (General)
38	RB5	I/O	マルチプレクスI/O・ペリフェラル端子 RB5 (General)
39	RB6/PGC	I/O	マルチプレクスI/O・ペリフェラル端子 RB6/PGC (General)
40	RB7/PGD	I/O	マルチプレクスI/O・ペリフェラル端子 RB7/PGD (General)

PIN 1 MCLR/VPP/THV

I/O

マルチプレクスI/O・ペリフェラル端子 MCLR/VPP/THV (General)

設計上の注意点: MasterClear(Reset)inputorprogrammingvoltageinputor HighVoltageTestmodecontrol Thispinisanactivelow . RESETtothedevice .

IPC-7351B はんだ付け密度 & スパン C/G/Z 設定

抽出図面ギャラリー (6 標準図面 + 13 抽出図面)

原本PDFを直接閲覧、または図面をクリックして全画面拡大

1. 実装3D外観モデルREPRESENTATIVE

高精度3Dソリッドモデル拡大 ›

2. 標準ピン配置図 (上面)CLEANROOM PINOUT

PIC16F871-I/P (PDIP-40) - 2. 標準ピン配置図 (上面)

パッケージ正規ピン配置 (40ピン)拡大 ›

3. 原本データシートピン図PDF PINOUT

PIC16F871-I/P (PDIP-40) - 3. 原本データシートピン図

無トリミングピン配置図拡大 ›

4. パッケージ外形寸法図 (D×E×A)PACKAGE DIMENSIONS

PIC16F871-I/P (PDIP-40) - 4. パッケージ外形寸法図 (D×E×A)

PDIP-40 · 13.74×50.26mm · ピッチ 2.54mm拡大 ›

5. 推奨PCBフットプリントLAND PATTERN

PIC16F871-I/P (PDIP-40) - 5. 推奨PCBフットプリント

IPC-7351B パッド (40 Pads)拡大 ›

6. アプリケーション参考回路SCHEMATIC

PIC16F871-I/P (PDIP-40) - 6. アプリケーション参考回路

Typical Application Schematic拡大 ›

PDF データシート原本ピン配置・技術図面ライブラリ (13 点 · 1/2 ページ)

PIC16F871 シリーズの切り抜きなし原本図面 13 点中 1–12 点目を表示

P1 · p01_fig01パッケージ完全一致

28/40-Pin, 8-Bit CMOS FLASH Microcontrollers

P1 · p01_fig01P1

Datasheet Page 1 (p01_fig01)

P2 · p02_fig01835×910px

PLCC

P2 · p02_fig021149×871px

RC3

P2 · p02_fig03852×900px

P56 · p56_fig011741×591px

FIGURE 8-1: CAPTURE MODE OPERATION BLOCK DIAGRAM RC2/CCP1

P57 · p57_fig01867×699px

PIC16F871-I/P (PDIP-40) — FIGURE 8-2: COMPARE MODE OPERATION BLOCK DIAGRAM Special event trigger will: reset Timer1, but not set interrupt flag bit TMR1IF (PIR1<0>), and set bit GO/DONE (ADCON0<2>).

FIGURE 8-2: COMPARE MODE OPERATION BLOCK DIAGRAM Special event trigger will: reset Timer1, but not set interrupt flag bit TMR1IF (PIR1<0>), and set bit GO/DONE (ADCON0<2>).

P102 · p102_fig01869×1202px

PIC16F871-I/P (PDIP-40) — Note 1: The High Voltage Programming mode is | always available, regardless of the state of the LVP bit, by applying VIHH to the MCLR pin. | 2: While in Low Voltage ICSP mode, the RB3 pin can no longer be used as a general purpose I/O pin.

Note 1: The High Voltage Programming mode is | always available, regardless of the state of the LVP bit, by applying VIHH to the MCLR pin. | 2: While in Low Voltage ICSP mode, the RB3 pin can no longer be used as a general purpose I/O pin.

P103 · p103_fig011778×1287px

FIGURE 12-1: GENERAL FORMAT FOR INSTRUCTIONS Byte-oriented file register operations 13 8 7 6 0

P154 · p154_fig011441×1805px

PIC16F871-I/P (PDIP-40) — 15 10 5 15 10 5  Mold Draft Angle Bottom | 15 10 5 15 10 5  Mold Draft Angle Top | 17.27 16.51 15.75 .680 .650 .620 eB Overall Row Spacing § | 0.56 0.46 0.36 .022 .018 .014 B Lower Lead Width | 1.78 1.27 0.76 .070 .050 .030 B1 Upper Lead

15 10 5 15 10 5  Mold Draft Angle Bottom | 15 10 5 15 10 5  Mold Draft Angle Top | 17.27 16.51 15.75 .680 .650 .620 eB Overall Row Spacing § | 0.56 0.46 0.36 .022 .018 .014 B Lower Lead Width | 1.78 1.27 0.76 .070 .050 .030 B1 Upper Lead

P154 · p154_fig01P154

Datasheet Page 154 (p154_fig01)

P156 · p156_fig011442×1813px

PIC16F871-I/P (PDIP-40) — CH2 x 45 CH1 x 45 | 10 5 0 10 5 0  Mold Draft Angle Bottom | 10 5 0 10 5 0  Mold Draft Angle Top | 0.53 0.51 0.33 .021 .020 .013 B | 0.81 0.74 0.66 .032 .029 .026 B1 Upper Lead Width | 0.33 0.27 0.20 .013 .011 .008 c Lead Thickness | 11

1 / 2 ページ (13 点の抽出図面)

電気仕様 & 部品詳細スペック (PIC16F871-I/P)

データシートから自動抽出された機能概要、外形寸法、電源電圧範囲、周辺機能インターフェース (JA)

標準電子部品・コネクタ

詳細概要:PIC16F871-I/P (PDIP-40) は 40 ピンの標準電子部品・コネクタで、パッケージ外形は 50.26 × 13.74 × 4.20 mm（ピンピッチ e = 2.54 mm）です。動作電源電圧 2.0V to 5.5V、動作温度範囲 -40°C to +85°C、UART, I2C, PWM, RTC/CLK インターフェースを内蔵しています。

動作電源電圧範囲V_CC / V_DD

2.0V to 5.5V

電源ピンから 2mm 以内に 100nF + 10µF X7R パスコンを配置

動作周囲温度範囲T_A

-40°C to +85°C

工業用温度グレード；最大接合部温度 T_J(max) = +125°C

動作クロック・無線周波数f_CLK / f_RF

20 MHz

PDF データシート電気的特性より抽出

出力電流・消費電流定格I_OUT / I_CC

I_GPIO(max) = ±20 mA / pin | I_VDD(total) ≤ 150 mA

ピンあたりの絶対最大定格電流を厳守

パッケージ外形寸法 (D × E × A)D × E × A

50.26 × 13.74 × 4.20 mm (A1=0.51 mm)

パッケージ系列: DIP (PDIP-40)

ピン数・リードピッチN / e

40 Pins | Pitch e = 2.54 mm (100.0 mil)

IPC-7351B 中心間スパン C 準拠

内蔵ペリフェラルバスBuses

UART, I2C, PWM, RTC/CLK

回路図シンボル・2D フットプリント・3D モデル完全同期

リフロー実装・吸湿感度IPC / MSL

IPC-7351B Level B | J-STD-020 (ピーク 260°C) | MSL-3

サーマルパッドは 60% 分割ステンシル開口を推奨

エンジニアリング警告: 実装前にシルクスクリーンの 1 番ピン面取りマークを確認してください。

エンジニアリング警告: 放熱パッドは Ø0.3mm サーマルビアを介して GND プレーンへ確実に接続してください。

5点工業規格検証

ファイル出力前の自動幾何・電気チェック

5/5 合格

IEEE-315 シンボル40 ピン自動バス分類

IPC-7351B フットプリント40 パッド · ピッチ 2.54mm

IPC-7525 60% はんだペースト開口リフロー標準 1:1

DFM製造基準 (JLCPCB / PCBWay)最小パッド間隙: 0.25mm

3D STEP AP214 & GLB座標原点完全一致 (0,0,0)

実機検証 & コミュニティ技術レビュー

データシートから自動抽出された機能概要、外形寸法、電源電圧範囲、周辺機能インターフェース

5.00 PCB Verified

機械寸法 & ランドパターン (PDIP-40)

データシートから抽出・IPC-7351B 準拠標準化

パッケージ外形 (D × E)Nominal

50.26 × 13.74 mm

全高 (A) & ピッチ (e)IPC-7351B

A=4.20mm · e=2.54mm

パッド寸法 (W × L)Level B

1.60 × 1.60 mm

ピン数 / 総パッド数Topology

40P / 40Pad (THT_DIP)

推奨周辺部品 (BOM) & ピン互換代替品 (Drop-in)

標準アプリケーション回路の受動部品および 1:1 ピン互換代替型番

DFM READY

部品記号 / 代替型番	定数 / パッケージ	役割 & PCB レイアウトルール
N/A BOM	Per application circuit PDIP-40	定格負荷電流に応じた配線幅を確保し、IPC-2221 の絶縁沿面距離規格に準拠してください。

技術的なよくある質問 (FAQ) — PIC16F871-I/P (PDIP-40)

ピン配置、IPC-7351B ランドパターン寸法、CAD 出力フォーマットに関する回答

IPC-7351B / IEEE-315

PIC16F871-I/P (PDIP-40) のピン配置 (Pinout) および電源電圧仕様は？

MICROCHIP 製 PIC16F871-I/P (PDIP-40 パッケージ) は全 40 ピン構成で、ピンピッチは 2.54 mm、動作電源電圧範囲 VCC は 2.0V to 5.5V です。主なピン：1 (MCLR/VPP/THV: マルチプレクスI/O・ペリフェラル端子 MCLR/VPP/THV (General)), 2 (RA0/AN0: マルチプレクスI/O・ペリフェラル端子 RA0/AN0 (General)), 3 (RA1/AN1: マルチプレクスI/O・ペリフェラル端子 RA1/AN1 (General)), 4 (RA2/AN2/VREF-: マルチプレクスI/O・ペリフェラル端子 RA2/AN2/VREF- (General)), 5 (RA3/AN3/VREF+: マルチプレクスI/O・ペリフェラル端子 RA3/AN3/VREF+ (General)), 6 (RA4/T0CKI: マルチプレクスI/O・ペリフェラル端子 RA4/T0CKI (General))。

PIC16F871-I/P の IPC-7351B 準拠 PCB フットプリント寸法は？

データシート外形図および IPC-7351B Level B (標準密度) に基づき、PIC16F871-I/P (PDIP-40) の本体外形は 13.74 × 50.26 mm、ピッチ e = 2.54 mm、合計 40 パッドで構成されています。

PIC16F871-I/P の KiCad (.kicad_mod, .kicad_sym)、Fusion 360 (.lbr)、3D STEP モデルはどこでダウンロードできますか？

このページから CERN-OHL-P-2.0 ライセンスの下で検証済みの PIC16F871-I/P (MICROCHIP, PDIP-40) CAD ライブラリパッケージ（KiCad 8、Autodesk Fusion 360 / Eagle .lbr、3D STEP AP214 & WebGL GLB）を無料で直接ダウンロードできます。

静的リファレンス付録：ピン配置表 (40 ピン) & PIC16F871 シリーズバリエーション静的テーブルを開く

ピン番号 (Pin #)	信号名 (Signal Name)	電気種別 (Type)	機能説明 & 回路設計上の注意
1	MCLR/VPP/THV	Digital_IO	信号端子 MCLR/VPP/THV（方向: I/O、電圧域: 2.0V to 5.5V）。多重化オルタネート機能: MCLR/VPP/THV。対応バス/インターフェース: General。
2	RA0/AN0	Digital_IO	信号端子 RA0/AN0（方向: I/O、電圧域: 2.0V to 5.5V）。多重化オルタネート機能: RA0/AN0。対応バス/インターフェース: General。
3	RA1/AN1	Digital_IO	信号端子 RA1/AN1（方向: I/O、電圧域: 2.0V to 5.5V）。多重化オルタネート機能: RA1/AN1。対応バス/インターフェース: General。
4	RA2/AN2/VREF-	Analog	信号端子 RA2/AN2/VREF-（方向: Analog、電圧域: 2.0V to 5.5V）。多重化オルタネート機能: RA2/AN2/VREF-。対応バス/インターフェース: General。
5	RA3/AN3/VREF+	Analog	信号端子 RA3/AN3/VREF+（方向: Analog、電圧域: 2.0V to 5.5V）。多重化オルタネート機能: RA3/AN3/VREF+。対応バス/インターフェース: General。
6	RA4/T0CKI	Digital_IO	信号端子 RA4/T0CKI（方向: I/O、電圧域: 2.0V to 5.5V）。多重化オルタネート機能: RA4/T0CKI。対応バス/インターフェース: General。
7	RA5/AN4	Digital_IO	信号端子 RA5/AN4（方向: I/O、電圧域: 2.0V to 5.5V）。多重化オルタネート機能: RA5/AN4。対応バス/インターフェース: General。
8	RE0/RD#/AN5	Digital_IO	信号端子 RE0/RD#/AN5（方向: I/O、電圧域: 2.0V to 5.5V）。多重化オルタネート機能: RE0/RD#/AN5。対応バス/インターフェース: General。
9	RE1/WR#/AN6	Digital_IO	信号端子 RE1/WR#/AN6（方向: I/O、電圧域: 2.0V to 5.5V）。多重化オルタネート機能: RE1/WR#/AN6。対応バス/インターフェース: General。
10	RE2/CS#/AN7	Digital_IO	信号端子 RE2/CS#/AN7（方向: I/O、電圧域: 2.0V to 5.5V）。多重化オルタネート機能: RE2/CS#/AN7。対応バス/インターフェース: General。
11	VDD	Power_In	2.0V to 5.5V 電源ドメインで動作する正電源入力端子 (VDD、最大定格: 5.5V) です。
12	VSS	GND	内部ロジック、I/Oドライバ、アナログ回路の共通帰路となる0Vグラウンド端子 (VSS) です。
13	OSC1/CLKI	Digital_IO	信号端子 OSC1/CLKI（方向: I/O、電圧域: 2.0V to 5.5V）。多重化オルタネート機能: OSC1/CLKI。対応バス/インターフェース: RTC/CLK。
14	OSC2/CLKO	Digital_IO	信号端子 OSC2/CLKO（方向: I/O、電圧域: 2.0V to 5.5V）。多重化オルタネート機能: OSC2/CLKO。対応バス/インターフェース: RTC/CLK。
15	RC0/T1OSO/T1CKI	Digital_IO	信号端子 RC0/T1OSO/T1CKI（方向: I/O、電圧域: 2.0V to 5.5V）。多重化オルタネート機能: RC0/T1OSO/T1CKI。対応バス/インターフェース: General。
16	RC1/T1OSI	Digital_IO	信号端子 RC1/T1OSI（方向: I/O、電圧域: 2.0V to 5.5V）。多重化オルタネート機能: RC1/T1OSI。対応バス/インターフェース: General。
17	RC2/CCP1	Digital_IO	信号端子 RC2/CCP1（方向: I/O、電圧域: 2.0V to 5.5V）。多重化オルタネート機能: RC2/CCP1。対応バス/インターフェース: General。
18	RC3	Digital_IO	信号端子 RC3（方向: I/O、電圧域: 2.0V to 5.5V）。多重化オルタネート機能: RC3。対応バス/インターフェース: General。
19	RD0/PSP0	Digital_IO	信号端子 RD0/PSP0（方向: I/O、電圧域: 2.0V to 5.5V）。多重化オルタネート機能: RD0/PSP0。対応バス/インターフェース: General。
20	RD1/PSP1	Digital_IO	信号端子 RD1/PSP1（方向: I/O、電圧域: 2.0V to 5.5V）。多重化オルタネート機能: RD1/PSP1。対応バス/インターフェース: General。
21	RD2/PSP2	Digital_IO	信号端子 RD2/PSP2（方向: I/O、電圧域: 2.0V to 5.5V）。多重化オルタネート機能: RD2/PSP2。対応バス/インターフェース: General。
22	RD3/PSP3	Digital_IO	信号端子 RD3/PSP3（方向: I/O、電圧域: 2.0V to 5.5V）。多重化オルタネート機能: RD3/PSP3。対応バス/インターフェース: General。
23	RC4	Digital_IO	信号端子 RC4（方向: I/O、電圧域: 2.0V to 5.5V）。多重化オルタネート機能: RC4。対応バス/インターフェース: General。
24	RC5	Digital_IO	信号端子 RC5（方向: I/O、電圧域: 2.0V to 5.5V）。多重化オルタネート機能: RC5。対応バス/インターフェース: General。
25	RC6/TX/CK	Digital_IO	信号端子 RC6/TX/CK（方向: I/O、電圧域: 2.0V to 5.5V）。多重化オルタネート機能: RC6/TX/CK。対応バス/インターフェース: General。
26	RC7/RX/DT	Digital_IO	信号端子 RC7/RX/DT（方向: I/O、電圧域: 2.0V to 5.5V）。多重化オルタネート機能: RC7/RX/DT。対応バス/インターフェース: General。
27	RD4/PSP4	Digital_IO	信号端子 RD4/PSP4（方向: I/O、電圧域: 2.0V to 5.5V）。多重化オルタネート機能: RD4/PSP4。対応バス/インターフェース: General。
28	RD5/PSP5	Digital_IO	信号端子 RD5/PSP5（方向: I/O、電圧域: 2.0V to 5.5V）。多重化オルタネート機能: RD5/PSP5。対応バス/インターフェース: General。
29	RD6/PSP6	Digital_IO	信号端子 RD6/PSP6（方向: I/O、電圧域: 2.0V to 5.5V）。多重化オルタネート機能: RD6/PSP6。対応バス/インターフェース: General。
30	RD7/PSP7	Digital_IO	信号端子 RD7/PSP7（方向: I/O、電圧域: 2.0V to 5.5V）。多重化オルタネート機能: RD7/PSP7。対応バス/インターフェース: General。
31	VSS	GND	内部ロジック、I/Oドライバ、アナログ回路の共通帰路となる0Vグラウンド端子 (VSS) です。
32	VDD	Power_In	2.0V to 5.5V 電源ドメインで動作する正電源入力端子 (VDD、最大定格: 5.5V) です。
33	RB0/INT	Digital_IO	信号端子 RB0/INT（方向: I/O、電圧域: 2.0V to 5.5V）。多重化オルタネート機能: RB0/INT。対応バス/インターフェース: General。
34	RB1	Digital_IO	信号端子 RB1（方向: I/O、電圧域: 2.0V to 5.5V）。多重化オルタネート機能: RB1。対応バス/インターフェース: General。
35	RB2	Digital_IO	信号端子 RB2（方向: I/O、電圧域: 2.0V to 5.5V）。多重化オルタネート機能: RB2。対応バス/インターフェース: General。
36	RB3/PGM	Digital_IO	信号端子 RB3/PGM（方向: I/O、電圧域: 2.0V to 5.5V）。多重化オルタネート機能: RB3/PGM。対応バス/インターフェース: General。
37	RB4	Digital_IO	信号端子 RB4（方向: I/O、電圧域: 2.0V to 5.5V）。多重化オルタネート機能: RB4。対応バス/インターフェース: General。
38	RB5	Digital_IO	信号端子 RB5（方向: I/O、電圧域: 2.0V to 5.5V）。多重化オルタネート機能: RB5。対応バス/インターフェース: General。
39	RB6/PGC	Digital_IO	信号端子 RB6/PGC（方向: I/O、電圧域: 2.0V to 5.5V）。多重化オルタネート機能: RB6/PGC。対応バス/インターフェース: General。
40	RB7/PGD	Digital_IO	信号端子 RB7/PGD（方向: I/O、電圧域: 2.0V to 5.5V）。多重化オルタネート機能: RB7/PGD。対応バス/インターフェース: General。

4D Studio: PIC16F871-I/P Permalink: /part/C219159 MICROCHIP PDIP-40 すべてのパッケージすべてのメーカー