ChipDocs.org
4082 器件上传PDF
PIC12F1572-E/MF (TDFN-8-EP(3x3)) — Symbol, Footprint IPC-7351B & 3D STEP Model

PIC12F1572-E/MF

MICROCHIPTDFN-8-EP(3x3) · 9 引脚 · Pitch 0.65mmIPC-7351B Verified5.0 (0)
4D 同步交叉探测模式 (CROSS-PROBE)点击或悬停任意引脚，同时在原理图、PCB焊盘和3D模型上高亮展示
1. 原理图符号
U1 · PIC12F1572-E/MF (TDFN-8-EP(3x3))1VDD2RA53RA44RA3/MCLR#/VP5RA29EP8VSS7RA0/ICSPDAT6RA1/ICSPCLKGrid Pitch = 2.54mm (IEEE-315)-17.8-12.7-7.6-2.52.57.612.717.812.77.62.5-2.5-7.6-12.7mm
2. 2D封装焊盘
987654321E=3.00mm · Pitch e=0.65mmD=3.00mm-3-2-101233210-1-2-3mm
3. 3D实体模型
封装外形: 3.00mm × 3.00mm · 间距 Pitch: 0.65mm · 标尺网格步距: 1.00mm实时同步 <100ms

引脚定义三维联动 (Symbol / 2D / 3D) (9/9)

点击或悬停任意引脚，同时在原理图、PCB焊盘和3D模型上高亮展示
引脚符号类型功能说明 (ZH)
1VDDPower正电源供电引脚 (VDD — 1.8V to 3.6V)
2RA5I/O多功能复用 I/O 与外设引脚 RA5 (General)
3RA4I/O多功能复用 I/O 与外设引脚 RA4 (General)
4RA3/MCLR#/VPPI/O多功能复用 I/O 与外设引脚 RA3/MCLR#/VPP (General)
5RA2I/O多功能复用 I/O 与外设引脚 RA2 (General)
6RA1/ICSPCLKI/O多功能复用 I/O 与外设引脚 RA1/ICSPCLK (General)
7RA0/ICSPDATI/O多功能复用 I/O 与外设引脚 RA0/ICSPDAT (General)
8VSSGND电源参考地引脚 (VSS)
9EPGND底部裸露散热焊盘与接地端 (EP)
PIN 1 VDD
Power
正电源供电引脚 (VDD — 1.8V to 3.6V)
PCB布线建议: VDD
IPC-7351B 焊接密度与跨距 C/G/Z 调整

提取图纸画廊 (6 标准工程图 + 15 提取细节图)

直接在页面内查阅原厂PDF文档，或点击图纸全屏放大查看细节
1. 3D真实封装照片级模型REPRESENTATIVE
PIC12F1572-E/MF (TDFN-8-EP(3x3)) - 1. 3D真实封装照片级模型
高精度实体渲染放大 ›
2. 标准引脚分布图 (Top View)CLEANROOM PINOUT
PIC12F1572-E/MF (TDFN-8-EP(3x3)) - 2. 标准引脚分布图 (Top View)
准确封装引脚分布 (9 引脚)放大 ›
3. 原厂规格书引脚图PDF PINOUT
PIC12F1572-E/MF (TDFN-8-EP(3x3)) - 3. 原厂规格书引脚图
无损原始引脚图放大 ›
4. 封装机械外形图 (D×E×A)PACKAGE DIMENSIONS
PIC12F1572-E/MF (TDFN-8-EP(3x3)) - 4. 封装机械外形图 (D×E×A)
TDFN-8-EP(3x3) · 3.00×3.00mm · 节距 0.65mm放大 ›
5. 推荐PCB焊盘图LAND PATTERN
PIC12F1572-E/MF (TDFN-8-EP(3x3)) - 5. 推荐PCB焊盘图
IPC-7351B 焊盘 (9 Pads)放大 ›
6. 典型应用原理图SCHEMATIC
PIC12F1572-E/MF (TDFN-8-EP(3x3)) - 6. 典型应用原理图
Typical Application Schematic放大 ›
Datasheet 原始引脚图与技术图纸库 (15 张图纸 · 第 1/2 页)
显示第 1–12 张，共 15 张完整原图 (来自 PIC12F1572 系列)
P1 · p01_fig01377×200px
PIC12F1572-E/MF (TDFN-8-EP(3x3)) — 8-Pin MCU with High-Precision 16-Bit PWMs
8-Pin MCU with High-Precision 16-Bit PWMs
P2 · p02_fig011779×919px
PIC12F1572-E/MF (TDFN-8-EP(3x3)) — comparators • Voltage Reference: - Fixed voltage reference with 1.024V, 2.048V | and 4.096V output levels | PIC12(L)F1571/2 FAMILY TYPES | Device | Data Sheet Index | Program Memory Flash | (K words) | Data SRAM (bytes) | High-Endurance | F
comparators • Voltage Reference: - Fixed voltage reference with 1.024V, 2.048V | and 4.096V output levels | PIC12(L)F1571/2 FAMILY TYPES | Device | Data Sheet Index | Program Memory Flash | (K words) | Data SRAM (bytes) | High-Endurance | F
P84 · p84_fig011777×966px
PIC12F1572-E/MF (TDFN-8-EP(3x3)) — FIGURE 8-1: WAKE-UP FROM SLEEP THROUGH INTERRUPT
FIGURE 8-1: WAKE-UP FROM SLEEP THROUGH INTERRUPT
P204 · p204_fig011778×860px
PIC12F1572-E/MF (TDFN-8-EP(3x3)) — FIGURE 22-2: LOAD TRIGGER BLOCK DIAGRAM
FIGURE 22-2: LOAD TRIGGER BLOCK DIAGRAM
P204 · p204_fig02868×707px
PIC12F1572-E/MF (TDFN-8-EP(3x3)) — FIGURE 22-3: PWM CLOCK SOURCE BLOCK DIAGRAM
FIGURE 22-3: PWM CLOCK SOURCE BLOCK DIAGRAM
P244 · p244_fig011778×970px
PIC12F1572-E/MF (TDFN-8-EP(3x3)) — FIGURE 24-2: PICkit™ PROGRAMMER STYLE CONNECTOR INTERFACE
FIGURE 24-2: PICkit™ PROGRAMMER STYLE CONNECTOR INTERFACE
P244 · p244_fig021778×1283px
PIC12F1572-E/MF (TDFN-8-EP(3x3)) — FIGURE 24-3: TYPICAL CONNECTION FOR ICSP™ PROGRAMMING
FIGURE 24-3: TYPICAL CONNECTION FOR ICSP™ PROGRAMMING
P244 · p244_fig02P244
PIC12F1572-E/MF (TDFN-8-EP(3x3)) — Datasheet Page 244 (p244_fig02)
Datasheet Page 244 (p244_fig02)
P245 · p245_fig01870×1404px
PIC12F1572-E/MF (TDFN-8-EP(3x3)) — TABLE 25-1: OPCODE FIELD DESCRIPTIONS | TABLE 25-2: ABBREVIATION DESCRIPTIONS | Field Description | f Register file address (0x00 to 0x7F). | W Working register (accumulator). | b Bit address within an 8-bit file register. | k Literal field
TABLE 25-1: OPCODE FIELD DESCRIPTIONS | TABLE 25-2: ABBREVIATION DESCRIPTIONS | Field Description | f Register file address (0x00 to 0x7F). | W Working register (accumulator). | b Bit address within an 8-bit file register. | k Literal field
P309 · p309_fig011585×1865px
PIC12F1572-E/MF (TDFN-8-EP(3x3)) — 8-Lead PDIP (300 mil) Example
8-Lead PDIP (300 mil) Example
P309 · p309_fig01P309
PIC12F1572-E/MF (TDFN-8-EP(3x3)) — Datasheet Page 309 (p309_fig01)
Datasheet Page 309 (p309_fig01)
P316 · p316_fig011778×2357px
PIC12F1572-E/MF (TDFN-8-EP(3x3)) — 8-Lead Plastic Small Outline (SN) - Narrow, 3.90 mm Body [SOIC] - Note: For the most current package drawings, please see the Microchip Packaging Specification located at - http://www.microchip.com/packaging | PIC12(L)F1571/2 | D3dêÜè nóܧ•
8-Lead Plastic Small Outline (SN) - Narrow, 3.90 mm Body [SOIC] - Note: For the most current package drawings, please see the Microchip Packaging Specification located at - http://www.microchip.com/packaging | PIC12(L)F1571/2 | D3dêÜè nóܧ•
第 1 / 2 页 (共 15 张提取图纸)

电气参数与元器件规格详情 (PIC12F1572-E/MF)

基于规格书自动提取的功能描述、封装外形尺寸、工作电压范围及外设接口 (ZH)
标准电子与连接器元件
详细概述:PIC12F1572-E/MF (TDFN-8-EP(3x3)) 是一款 8 引脚的标准电子与连接器元件，机械封装尺寸为 3.00 × 3.00 × 0.85 mm（引脚间距 e = 0.65 mm）。工作电压范围 1.8V to 3.6V，工作温度 -40°C to +85°C，内置 ADC, DAC, PWM 通信接口。
工作电源电压范围V_CC / V_DD
1.8V to 3.6V
请在电源引脚 2mm 内布置 100nF + 10µF X7R 去耦电容
工作环境温度范围T_A
-40°C to +85°C
工业级温度规范；最高结温 T_J(max) = +125°C
时钟与射频工作频率f_CLK / f_RF
32 MHz
源自数据手册电气参数表
额定电流与功耗参数I_OUT / I_CC
I_GPIO(max) = ±20 mA / pin | I_VDD(total) ≤ 150 mA
请严格遵守单引脚最大电流限制
机械封装外廓尺寸D × E × A
3.00 × 3.00 × 0.85 mm (A1=0.03 mm)
封装类型：DFN (TDFN-8-EP(3x3))
引脚总数与中心间距N / e
8 Pins | Pitch e = 0.65 mm (25.6 mil)
基于 IPC-7351B 中心距 C 数学归一化
内置外设与总线接口Buses
ADC, DAC, PWM
与原理图符号、2D 焊盘及 3D 模型四向同步
回流焊与潮敏等级规范IPC / MSL
IPC-7351B Level B | J-STD-020 (峰值 260°C) | MSL-3
底部散热焊盘采用 60% 网格钢网开窗防气泡
工程安全警示: SMT 贴片前请核对丝印层第 1 引脚斜角标识。
工程安全警示: 底部散热焊盘需通过 Ø0.3mm 散热过孔阵列连接至内层完整 GND 铜皮。

5项工业标准验证

导出文件前自动执行几何与电气校验
5/5 全部通过
IEEE-315 原理图符号9 个引脚自动按总线分组
OK
IPC-7351B 封装焊盘9 个焊盘 · 节距 0.65mm
OK
IPC-7525 60% 钢网开窗EPAD 2.30×1.50mm 网格开窗
OK
DFM 可制造性规则 (JLCPCB / PCBWay)焊盘最小间距: 0.25mm
OK
3D STEP AP214 & GLB原点完全对齐 (0,0,0)
OK

实物验证与工程师技术评价

基于规格书自动提取的功能描述、封装外形尺寸、工作电压范围及外设接口
5.00 PCB Verified

机械外形尺寸与焊盘 (Land Pattern) (TDFN-8-EP(3x3))

由芯片数据手册提取并按 IPC-7351B 规范化
mm
封装本体尺寸 (D × E)Nominal
3.00 × 3.00 mm
封装高度 (A) 与引脚间距 (e)IPC-7351B
A=0.85mm · e=0.65mm
焊盘尺寸 (W × L)Level B
0.32 × 0.63 mm
引脚数 / 总焊盘数Topology
9P / 9Pad (DUAL_ROW)

推荐外围 BOM 器件与原位替代料号 (Drop-in)

标准应用电路伴随无源器件及引脚 1:1 兼容替代型号
DFM READY
位号 / 替代型号参数值 / 封装电路作用与 PCB 布局规则 (Layout Rule)
N/A
BOM
Per application circuit
TDFN-8-EP(3x3)
按额定负载电流计算走线宽度，并遵循 IPC-2221 电气间隙规范。

工程技术常见问题 (FAQ) — PIC12F1572-E/MF (TDFN-8-EP(3x3))

关于引脚定义、IPC-7351B 焊盘尺寸及 CAD 格式导出的快速解答
IPC-7351B / IEEE-315

PIC12F1572-E/MF (TDFN-8-EP(3x3)) 的引脚排列 (Pinout) 与供电电压参数是什么？

MICROCHIP 生产的 PIC12F1572-E/MF 采用 TDFN-8-EP(3x3) 封装，共 9 脚，引脚间距 0.65 mm，工作电压范围 VCC 1.8V to 3.6V。主要引脚包括：1 (VDD: 正电源供电引脚 (VDD — 1.8V to 3.6V)), 2 (RA5: 多功能复用 I/O 与外设引脚 RA5 (General)), 3 (RA4: 多功能复用 I/O 与外设引脚 RA4 (General)), 4 (RA3/MCLR#/VPP: 多功能复用 I/O 与外设引脚 RA3/MCLR#/VPP (General)), 5 (RA2: 多功能复用 I/O 与外设引脚 RA2 (General)), 6 (RA1/ICSPCLK: 多功能复用 I/O 与外设引脚 RA1/ICSPCLK (General))。

PIC12F1572-E/MF 的 IPC-7351B 标准 PCB 封装焊盘尺寸是多少？

依据数据手册机械尺寸及 IPC-7351B Level B (中等密度) 规范，PIC12F1572-E/MF (TDFN-8-EP(3x3)) 本体轮廓为 3.00 × 3.00 mm，引脚间距 e = 0.65 mm，共计 9 个铜箔焊盘，附带中心散热焊盘 (EPAD) 2.30 × 1.50 mm (遵循 IPC-7525 60% 钢网开窗)。

哪里可以下载 PIC12F1572-E/MF 的 KiCad (.kicad_mod, .kicad_sym)、Fusion 360 (.lbr) 与 3D STEP 模型？

您可以在本页面免费下载基于 CERN-OHL-P-2.0 开源硬件协议且通过几何校验的 PIC12F1572-E/MF (MICROCHIP, TDFN-8-EP(3x3)) 完整 CAD 库，包含 KiCad 8 封装、原理图符号、Fusion 360 / Eagle (.lbr) 以及 3D STEP AP214 / WebGL GLB 模型。

静态索引附录：引脚分配表 (9 脚) 与 PIC12F1572 系列同族变体展开静态数据表
引脚编号 (Pin #)信号名称 (Signal Name)电气类型 (Type)功能说明与 PCB 设计建议
1VDDPower_In主供电输入引脚 (VDD)，工作电压域：1.8V to 3.6V（最高耐压：3.6V）。
2RA5Digital_IO信号引脚 RA5（方向：I/O，电压域：1.8V to 3.6V）。复用功能 (Alternate Functions)：RA5。支持总线接口：General。
3RA4Digital_IO信号引脚 RA4（方向：I/O，电压域：1.8V to 3.6V）。复用功能 (Alternate Functions)：RA4。支持总线接口：General。
4RA3/MCLR#/VPPDigital_IO信号引脚 RA3/MCLR#/VPP（方向：I/O，电压域：1.8V to 3.6V）。复用功能 (Alternate Functions)：RA3/MCLR#/VPP。支持总线接口：General。
5RA2Digital_IO信号引脚 RA2（方向：I/O，电压域：1.8V to 3.6V）。复用功能 (Alternate Functions)：RA2。支持总线接口：General。
6RA1/ICSPCLKDigital_IO信号引脚 RA1/ICSPCLK（方向：I/O，电压域：1.8V to 3.6V）。复用功能 (Alternate Functions)：RA1/ICSPCLK。支持总线接口：General。
7RA0/ICSPDATDigital_IO信号引脚 RA0/ICSPDAT（方向：I/O，电压域：1.8V to 3.6V）。复用功能 (Alternate Functions)：RA0/ICSPDAT。支持总线接口：General。
8VSSGND0V 接地回路引脚 (VSS)，用于芯片内部核心逻辑、I/O 驱动器及模拟电路参考地。
9EPGND芯片底部裸露散热焊盘 (EP)，提供核心热量导出通道及低电感 0V 接地回路。
探索器件库封装厂商上传