PIC12F1501-E/MC (DFN-8-EP(2x3)) — Symbol, Footprint IPC-7351B & 3D STEP Model

PIC12F1501-E/MC

MICROCHIPID: C635067DFN-8-EP(2x3) · 9 Pins · Pitch 0.50mmIPC-7351B Verified5.0 (0)
SYNCHRONISIERTER 4D-CROSS-PROBE-MODUSKlicken oder berühren Sie einen Pin, um ihn zeitgleich in Symbol, Footprint und 3D hervorzuheben
1. SCHALTPLANSYMBOL
U1 · PIC12F1501-E/MC (DFN-8-EP(2x3))1VDD2RA53RA44MCLR#/VPP/RA5RA29EP8VSS7RA0/ICSPDAT6RA1/ICSPCLKGrid Pitch = 2.54mm (IEEE-315)-17.8-12.7-7.6-2.52.57.612.717.812.77.62.5-2.5-7.6-12.7mm
2. 2D-FOOTPRINT
123456789E=2.00mm · Pitch e=0.50mmD=3.00mm-3-2-1012343210-1-2-3-4mm
3. 3D-MODELL
Gehäusekörper: 2.00mm × 3.00mm · Raster: 0.50mm · Linealschritt: 1.00mmSynchronisiert <100ms

Synchronisierte Pinbelegung (Symbol / 2D / 3D) (9/9)

Klicken oder berühren Sie einen Pin, um ihn zeitgleich in Symbol, Footprint und 3D hervorzuheben
PinSymbolTypFunktionsbeschreibung (DE)
1VDDPowerVersorgungsspannungseingang (VDD — 1.8V to 3.6V)
2RA5I/OMultiplex-I/O- & Peripherie-Pin RA5 (General)
3RA4I/OMultiplex-I/O- & Peripherie-Pin RA4 (General)
4MCLR#/VPP/RA3I/OMultiplex-I/O- & Peripherie-Pin MCLR#/VPP/RA3 (General)
5RA2I/OMultiplex-I/O- & Peripherie-Pin RA2 (General)
6RA1/ICSPCLKI/OMultiplex-I/O- & Peripherie-Pin RA1/ICSPCLK (General)
7RA0/ICSPDATI/OMultiplex-I/O- & Peripherie-Pin RA0/ICSPDAT (General)
8VSSGNDMasseanschluss (VSS)
9EPGNDFreiliegendes Thermal- & Masse-Pad (EP)
PIN 1 VDD
Power
Versorgungsspannungseingang (VDD — 1.8V to 3.6V)
Designhinweis: VDD
IPC-7351B Lötdichte & Spannweite C/G/Z Konfigurator

Live-PDF-Datenblatt-Viewer & Technische Zeichnungen (6 Standardzeichnungen + 16 Extrahierte Abbildungen)

Original-Datenblatt direkt im Browser lesen oder Zeichnungen im Vollbildmodus vergrößern
PDF in neuem Fenster öffnen ↗PDF-Datenblatt lesen (.pdf)
PDF VIEWEROffizielles Datenblatt: PIC12F1501-E/MC (MICROCHIP · DFN-8-EP(2x3))
Im eingebetteten PDF-Viewer unten scrollen, suchen (Strg+F) oder vergrößern
1. Reales 3D-GehäusemodellREPRESENTATIVE
PIC12F1501-E/MC (DFN-8-EP(2x3)) - 1. Reales 3D-Gehäusemodell
Detaillierter 3D-VolumenkörperVergrößern ›
2. Standard-Pinbelegung (Draufsicht)CLEANROOM PINOUT
PIC12F1501-E/MC (DFN-8-EP(2x3)) - 2. Standard-Pinbelegung (Draufsicht)
Konforme Pinanordnung (9 Pins)Vergrößern ›
3. Original-Datenblatt-PinoutPDF PINOUT
PIC12F1501-E/MC (DFN-8-EP(2x3)) - 3. Original-Datenblatt-Pinout
Unbeschnittenes DatenblattdiagrammVergrößern ›
4. Gehäuseabmessungen (D×E×A)PACKAGE DIMENSIONS
PIC12F1501-E/MC (DFN-8-EP(2x3)) - 4. Gehäuseabmessungen (D×E×A)
DFN-8-EP(2x3) · 2.00×3.00mm · Raster 0.50mmVergrößern ›
5. Empfohlener PCB-FootprintLAND PATTERN
PIC12F1501-E/MC (DFN-8-EP(2x3)) - 5. Empfohlener PCB-Footprint
IPC-7351B Land Pattern (9 Pads)Vergrößern ›
6. Typische ApplikationsschaltungSCHEMATIC
PIC12F1501-E/MC (DFN-8-EP(2x3)) - 6. Typische Applikationsschaltung
Typical Application SchematicVergrößern ›
Originale Datenblatt-Pinouts & Technische Zeichnungen (16 Abb. · Seite 1/2)
Zeige 1–12 von 16 unbeschnittenen Originalzeichnungen für PIC12F1501
P1 · p01_fig01377×200px
PIC12F1501-E/MC (DFN-8-EP(2x3)) — 8-Pin Flash, 8-Bit Microcontrollers
8-Pin Flash, 8-Bit Microcontrollers
P73 · p73_fig011777×1106px
PIC12F1501-E/MC (DFN-8-EP(2x3)) — FIGURE 8-1: WAKE-UP FROM SLEEP THROUGH INTERRUPT
FIGURE 8-1: WAKE-UP FROM SLEEP THROUGH INTERRUPT
P81 · p81_fig011777×1256px
PIC12F1501-E/MC (DFN-8-EP(2x3)) — FIGURE 10-2: FLASH PROGRAM MEMORY READ CYCLE EXECUTION
FIGURE 10-2: FLASH PROGRAM MEMORY READ CYCLE EXECUTION
P152 · p152_fig011494×419px
PIC12F1501-E/MC (DFN-8-EP(2x3)) — Note: The Timer2 postscaler has no effect on the PWM operation.
Note: The Timer2 postscaler has no effect on the PWM operation.
P152 · p152_fig021714×510px
PIC12F1501-E/MC (DFN-8-EP(2x3)) — Equation 21-3 is used to calculate the PWM duty cycle ratio.
Equation 21-3 is used to calculate the PWM duty cycle ratio.
P152 · p152_fig03867×457px
PIC12F1501-E/MC (DFN-8-EP(2x3)) — Duty Cycle Ratio PWMxDCH:PWMxDCL<7:6>   4 PR2 1 +   ----------------------------------------------------------------------------------- =
Duty Cycle Ratio PWMxDCH:PWMxDCL<7:6>   4 PR2 1 +   ----------------------------------------------------------------------------------- =
P152 · p152_fig04867×480px
PIC12F1501-E/MC (DFN-8-EP(2x3)) — Figure 21-2 shows a waveform of the PWM signal when the duty cycle is set for the smallest possible pulse. FIGURE 21-2: PWM OUTPUT
Figure 21-2 shows a waveform of the PWM signal when the duty cycle is set for the smallest possible pulse. FIGURE 21-2: PWM OUTPUT
P152 · p152_fig051777×878px
PIC12F1501-E/MC (DFN-8-EP(2x3)) — Figure 21-2 shows a waveform of the PWM signal when the duty cycle is set for the smallest possible pulse. FIGURE 21-2: PWM OUTPUT
Figure 21-2 shows a waveform of the PWM signal when the duty cycle is set for the smallest possible pulse. FIGURE 21-2: PWM OUTPUT
P152 · p152_fig02P152
PIC12F1501-E/MC (DFN-8-EP(2x3)) — Datasheet Page 152 (p152_fig02)
Datasheet Page 152 (p152_fig02)
P193 · p193_fig011778×1166px
PIC12F1501-E/MC (DFN-8-EP(2x3)) — FIGURE 25-2: PICkit™ PROGRAMMER STYLE CONNECTOR INTERFACE
FIGURE 25-2: PICkit™ PROGRAMMER STYLE CONNECTOR INTERFACE
P193 · p193_fig021778×1316px
PIC12F1501-E/MC (DFN-8-EP(2x3)) — FIGURE 25-3: TYPICAL CONNECTION FOR ICSP™ PROGRAMMING
FIGURE 25-3: TYPICAL CONNECTION FOR ICSP™ PROGRAMMING
P193 · p193_fig02P193
PIC12F1501-E/MC (DFN-8-EP(2x3)) — Datasheet Page 193 (p193_fig02)
Datasheet Page 193 (p193_fig02)
Seite 1 / 2 (16 extrahierte Abbildungen)

Elektrische Spezifikationen & Bauteildetails (PIC12F1501-E/MC)

Automatisch aus dem Datenblatt extrahierte Funktionsbeschreibung, Abmessungen, Betriebsspannungsbereich und Schnittstellen (DE)
Standard-Elektronik- & Steckverbinderbauteil
Detaillierte Übersicht:PIC12F1501-E/MC (DFN-8-EP(2x3)) ist ein 8-poliges Standard-Elektronik- & Steckverbinderbauteil mit den Gehäuseabmessungen 3.00 × 2.00 × 0.85 mm (Pin-Raster e = 0.50 mm). Ausgelegt für 1.8V to 3.6V Versorgungsspannung, -40°C ~ +85°C (Industrial Grade) Temperaturbereich und SPI, I2C, ADC, DAC, PWM Schnittstellen.
BetriebsversorgungsspannungV_CC / V_DD
1.8V to 3.6V
100nF + 10µF X7R Stützkondensatoren < 2mm am Versorgungspin platzieren
UmgebungstemperaturbereichT_A
-40°C ~ +85°C (Industrial Grade)
Industrieller Temperaturbereich; T_J(max) = +125°C
Takt- & Funkfrequenzf_CLK / f_RF
20 MHz
Aus offiziellen PDF-Datenblatttabellen extrahiert
Strom- & LeistungsdatenI_OUT / I_CC
I_GPIO(max) = ±20 mA / pin | I_VDD(total) ≤ 150 mA
Maximal zulässigen Pin-Strom beachten
Gehäuseabmessungen (D × E × A)D × E × A
3.00 × 2.00 × 0.85 mm (A1=0.03 mm)
Gehäusefamilie: DFN (DFN-8-EP(2x3))
Pinanzahl & RastermaßN / e
8 Pins | Pitch e = 0.50 mm (19.7 mil)
Nach IPC-7351B Mittenabstand C normalisiert
Integrierte BusschnittstellenBuses
SPI, I2C, ADC, DAC, PWM
4-Wege-Synchronisation (Symbol ↔ Pinout ↔ 2D ↔ 3D)
Lötprofil & FeuchteempfindlichkeitIPC / MSL
IPC-7351B Level B | J-STD-020 (Peak 260°C) | MSL-3
60% Pastenmasken-Segmentierung auf dem Thermal-Pad
Technischer Sicherheitshinweis: Vor der SMT-Bestückung die Pin-1-Markierung auf dem Bestückungsdruck prüfen.
Technischer Sicherheitshinweis: Thermal-Pad über Ø0.3mm Thermodurchkontaktierungen niederimpedant an die GND-Lage anbinden.

5-Punkte-Industriestandardprüfung

Automatische Geometrie- und Regelprüfung vor dem Dateiexport
5/5 BESTANDEN
IEEE-315 Symbol9 Pins automatisch nach Bussen gruppiert
OK
IPC-7351B Footprint9 Pads · Raster 0.50mm
OK
IPC-7525 60% LotpastenfensterEPAD 1.75×1.55mm Gitterteilung
OK
DFM-Fertigungsregeln (JLCPCB / PCBWay)Min. Pad-Abstand: 0.25mm
OK
3D STEP AP214 & GLBKoordinatenursprung deckungsgleich (0,0,0)
OK

Praxisverifikation & Ingenieurbewertungen

Automatisch aus dem Datenblatt extrahierte Funktionsbeschreibung, Abmessungen, Betriebsspannungsbereich und Schnittstellen
5.00 PCB Verified

Mechanische Abmessungen & Land Pattern (DFN-8-EP(2x3))

Aus dem Datenblatt extrahiert & nach IPC-7351B normiert
mm
Gehäusekörper (D × E)Nominal
3.00 × 2.00 mm
Höhe (A) & Raster (e)IPC-7351B
A=0.85mm · e=0.50mm
Pad-Abmessungen (W × L)Level B
0.30 × 0.85 mm
Pins / Gesamt-PadsTopology
9P / 9Pad (DUAL_ROW)

Empfohlene Peripherie-BOM & Pin-kompatible Ersatztypen (Drop-in)

Passive Begleitbauteile gemäß Referenzschaltung sowie 1:1 pin-kompatible Alternativen
DFM READY
Bauteilbezeichner / Ersatz-MPNWert / GehäuseFunktion & PCB-Layout-Regel
N/A
BOM
Gemäß Applikationsschaltung
DFN-8-EP(2x3)
Leiterbahnbreiten für Nennstrom dimensionieren und IPC-2221 Isolationsabstände einhalten.

Häufig gestellte technische Fragen (FAQ) — PIC12F1501-E/MC (DFN-8-EP(2x3))

Schnellantworten zu Pinbelegung, IPC-7351B Land-Pattern-Abmessungen und CAD-Exportformaten
IPC-7351B / IEEE-315

Wie lautet die Pinbelegung (Pinout) und Versorgungsspannung des PIC12F1501-E/MC (DFN-8-EP(2x3))?

Das Bauteil PIC12F1501-E/MC von MICROCHIP im DFN-8-EP(2x3)-Gehäuse besitzt 9 Pins mit einem Rastermaß (Pitch) von 0.50 mm und einem Betriebsspannungsbereich VCC von 1.8V to 3.6V. Wichtige Pins: 1 (VDD: Versorgungsspannungseingang (VDD — 1.8V to 3.6V)), 2 (RA5: Multiplex-I/O- & Peripherie-Pin RA5 (General)), 3 (RA4: Multiplex-I/O- & Peripherie-Pin RA4 (General)), 4 (MCLR#/VPP/RA3: Multiplex-I/O- & Peripherie-Pin MCLR#/VPP/RA3 (General)), 5 (RA2: Multiplex-I/O- & Peripherie-Pin RA2 (General)), 6 (RA1/ICSPCLK: Multiplex-I/O- & Peripherie-Pin RA1/ICSPCLK (General)).

Welche IPC-7351B Land-Pattern-Abmessungen hat der PIC12F1501-E/MC?

Gemäß Datenblatt und IPC-7351B (Density Level B Nominal) betragen die Gehäusemaße des PIC12F1501-E/MC (DFN-8-EP(2x3)) 2.00 × 3.00 mm bei einem Pitch e = 0.50 mm und 9 Kupfer-Pads sowie einem zentralen Thermal Pad (EPAD) von 1.75 × 1.55 mm mit 60% Pastenfenster nach IPC-7525.

Wo können KiCad (.kicad_mod, .kicad_sym), Fusion 360 (.lbr) und 3D-STEP-Modelle für PIC12F1501-E/MC heruntergeladen werden?

Auf dieser Seite können Sie das vollständig verifizierte CAD-Bibliothekspaket für PIC12F1501-E/MC (MICROCHIP, DFN-8-EP(2x3)) unter der Open-Hardware-Lizenz CERN-OHL-P-2.0 kostenlos herunterladen: KiCad 8 Footprint (.kicad_mod), Schaltplansymbol (.kicad_sym), Fusion 360 / Eagle (.lbr) und 3D STEP AP214 / WebGL GLB.

Statischer Referenzanhang: Pinbelegungstabelle (9 Pins) & PIC12F1501 VariantenStatische Tabelle aufklappen
Pin-Nr.SignalnameElektrischer TypFunktionsbeschreibung & Schaltungshinweise
1VDDPower_InPositiver Versorgungseingang (VDD) im Spannungsbereich 1.8V to 3.6V (Max. 3.6V).
2RA5Digital_IOSignalanschluss RA5 (Richtung: I/O, Spannungsbereich: 1.8V to 3.6V). Alternative Multiplex-Funktionen: RA5. Unterstützte Bus-Schnittstellen: General.
3RA4Digital_IOSignalanschluss RA4 (Richtung: I/O, Spannungsbereich: 1.8V to 3.6V). Alternative Multiplex-Funktionen: RA4. Unterstützte Bus-Schnittstellen: General.
4MCLR#/VPP/RA3Digital_IOSignalanschluss MCLR#/VPP/RA3 (Richtung: I/O, Spannungsbereich: 1.8V to 3.6V). Alternative Multiplex-Funktionen: MCLR#/VPP/RA3. Unterstützte Bus-Schnittstellen: General.
5RA2Digital_IOSignalanschluss RA2 (Richtung: I/O, Spannungsbereich: 1.8V to 3.6V). Alternative Multiplex-Funktionen: RA2. Unterstützte Bus-Schnittstellen: General.
6RA1/ICSPCLKDigital_IOSignalanschluss RA1/ICSPCLK (Richtung: I/O, Spannungsbereich: 1.8V to 3.6V). Alternative Multiplex-Funktionen: RA1/ICSPCLK. Unterstützte Bus-Schnittstellen: General.
7RA0/ICSPDATDigital_IOSignalanschluss RA0/ICSPDAT (Richtung: I/O, Spannungsbereich: 1.8V to 3.6V). Alternative Multiplex-Funktionen: RA0/ICSPDAT. Unterstützte Bus-Schnittstellen: General.
8VSSGNDElektrischer 0V-Masserückführungsanschluss (VSS) für Kernlogik, I/O-Treiber und Analogblöcke.
9EPGNDFreiliegendes Boden-Wärmeleitpad (EP) zur primären Wärmeableitung in die Leiterplatte sowie als niederinduktiver 0V-Masserückleiter.