MIC45116-2YMP-TR (QFN-52-EP(8x8.5)) — Symbol, Footprint IPC-7351B & 3D STEP Model

MIC45116-2YMP-TR

MICROCHIPID: C219488QFN-52-EP(8x8.5) · 51 Pins · Pitch 0.50mmIPC-7351B Verified5.0 (0)
SYNCHRONISIERTER 4D-CROSS-PROBE-MODUSKlicken oder berühren Sie einen Pin, um ihn zeitgleich in Symbol, Footprint und 3D hervorzuheben
1. SCHALTPLANSYMBOL
U1 · MIC45116-2YMP-TR (QFN-52-EP(8x8.5))1PVIN2PVIN4PV DD5BST6BST8SW9SW10SW12PV IN13VOUT14VOUT15VOUT16VOUT17VOUT18VOUT19VOUT20VOUT21VOUT23NC24NC25NC26PGND27NC28NC29NC30NC56PGNDePAD55VOUTePAD54PGNDePAD53SWePAD52PV IN51SW50SW49SW48SW47I LIM45P GND44PV DD435V DD42P GND41NC40NC39V IN38EN37PG36FB35PGND34NC33NC32NC31PGNDGrid Pitch = 2.54mm (IEEE-315)-17.8-12.7-7.6-2.52.57.612.717.838.133.027.922.917.812.77.62.5-2.5-7.6-12.7-17.8-22.9-27.9-33.0-38.1mm
2. 2D-FOOTPRINT
1245689101213141516171819202123242526272829303132333435363738394041424344454748495051521111155588888111212121212121216161616161616161616162323233232323232323232434444474848484848484853555535353535353545556E=8.00mm · Pitch e=0.50mmD=8.50mm-6-5-4-3-2-1012345676543210-1-2-3-4-5-6mm
3. 3D-MODELL
Gehäusekörper: 8.00mm × 8.50mm · Raster: 0.50mm · Linealschritt: 1.00mmSynchronisiert <100ms

Synchronisierte Pinbelegung (Symbol / 2D / 3D) (51/51)

Klicken oder berühren Sie einen Pin, um ihn zeitgleich in Symbol, Footprint und 3D hervorzuheben
PinSymbolTypFunktionsbeschreibung (DE)
1PVINPowerVersorgungsspannungseingang (PVIN — 4.75V to 20V)
2PVINPowerVersorgungsspannungseingang (PVIN — 4.75V to 20V)
4PV DDI/OMultiplex-I/O- & Peripherie-Pin PV DD (General)
5BSTI/OMultiplex-I/O- & Peripherie-Pin BST (General)
6BSTI/OMultiplex-I/O- & Peripherie-Pin BST (General)
8SWI/OMultiplex-I/O- & Peripherie-Pin SW (General)
9SWI/OMultiplex-I/O- & Peripherie-Pin SW (General)
10SWI/OMultiplex-I/O- & Peripherie-Pin SW (General)
12PV INI/OMultiplex-I/O- & Peripherie-Pin PV IN (General)
13VOUTPowerGeregelter Spannungsausgang (VOUT — 4.75V to 20V)
14VOUTPowerGeregelter Spannungsausgang (VOUT — 4.75V to 20V)
15VOUTPowerGeregelter Spannungsausgang (VOUT — 4.75V to 20V)
16VOUTPowerGeregelter Spannungsausgang (VOUT — 4.75V to 20V)
17VOUTPowerGeregelter Spannungsausgang (VOUT — 4.75V to 20V)
18VOUTPowerGeregelter Spannungsausgang (VOUT — 4.75V to 20V)
19VOUTPowerGeregelter Spannungsausgang (VOUT — 4.75V to 20V)
20VOUTPowerGeregelter Spannungsausgang (VOUT — 4.75V to 20V)
21VOUTPowerGeregelter Spannungsausgang (VOUT — 4.75V to 20V)
23NCI/OMultiplex-I/O- & Peripherie-Pin NC (General)
24NCI/OMultiplex-I/O- & Peripherie-Pin NC (General)
25NCI/OMultiplex-I/O- & Peripherie-Pin NC (General)
26PGNDGNDMasseanschluss (PGND)
27NCI/OMultiplex-I/O- & Peripherie-Pin NC (General)
28NCI/OMultiplex-I/O- & Peripherie-Pin NC (General)
29NCI/OMultiplex-I/O- & Peripherie-Pin NC (General)
30NCI/OMultiplex-I/O- & Peripherie-Pin NC (General)
31PGNDGNDMasseanschluss (PGND)
32NCI/OMultiplex-I/O- & Peripherie-Pin NC (General)
33NCI/OMultiplex-I/O- & Peripherie-Pin NC (General)
34NCI/OMultiplex-I/O- & Peripherie-Pin NC (General)
35PGNDGNDMasseanschluss (PGND)
36FBI/OMultiplex-I/O- & Peripherie-Pin FB (General)
37PGI/OMultiplex-I/O- & Peripherie-Pin PG (General)
38ENISystemfreigabe & Hardware-Reset (EN)
39V INI/OMultiplex-I/O- & Peripherie-Pin V IN (General)
40NCI/OMultiplex-I/O- & Peripherie-Pin NC (General)
41NCI/OMultiplex-I/O- & Peripherie-Pin NC (General)
42P GNDGNDMasseanschluss (P GND)
435V DDPowerGeregelter Spannungsausgang (5V DD — 4.75V to 20V)
44PV DDI/OMultiplex-I/O- & Peripherie-Pin PV DD (General)
45P GNDGNDMasseanschluss (P GND)
47I LIMI/OMultiplex-I/O- & Peripherie-Pin I LIM (General)
48SWI/OMultiplex-I/O- & Peripherie-Pin SW (General)
49SWI/OMultiplex-I/O- & Peripherie-Pin SW (General)
50SWI/OMultiplex-I/O- & Peripherie-Pin SW (General)
51SWI/OMultiplex-I/O- & Peripherie-Pin SW (General)
52PV INI/OMultiplex-I/O- & Peripherie-Pin PV IN (General)
53SWePADGNDMasseanschluss (SWePAD)
54PGNDePADGNDMasseanschluss (PGNDePAD)
55VOUTePADGNDMasseanschluss (VOUTePAD)
56PGNDePADGNDMasseanschluss (PGNDePAD)
PIN 1 PVIN
Power
Versorgungsspannungseingang (PVIN — 4.75V to 20V)
Designhinweis: Primary positive power supply input (PVIN) operating in the 4.75V to 20V domain (Max rating: 20.0V).
IPC-7351B Lötdichte & Spannweite C/G/Z Konfigurator

Live-PDF-Datenblatt-Viewer & Technische Zeichnungen (6 Standardzeichnungen + 14 Extrahierte Abbildungen)

Original-Datenblatt direkt im Browser lesen oder Zeichnungen im Vollbildmodus vergrößern
PDF in neuem Fenster öffnen ↗PDF-Datenblatt lesen (.pdf)
PDF VIEWEROffizielles Datenblatt: MIC45116-2YMP-TR (MICROCHIP · QFN-52-EP(8x8.5))
Im eingebetteten PDF-Viewer unten scrollen, suchen (Strg+F) oder vergrößern
1. Reales 3D-GehäusemodellREPRESENTATIVE
MIC45116-2YMP-TR (QFN-52-EP(8x8.5)) - 1. Reales 3D-Gehäusemodell
Detaillierter 3D-VolumenkörperVergrößern ›
2. Standard-Pinbelegung (Draufsicht)CLEANROOM PINOUT
MIC45116-2YMP-TR (QFN-52-EP(8x8.5)) - 2. Standard-Pinbelegung (Draufsicht)
Konforme Pinanordnung (51 Pins)Vergrößern ›
3. Original-Datenblatt-PinoutPDF PINOUT
MIC45116-2YMP-TR (QFN-52-EP(8x8.5)) - 3. Original-Datenblatt-Pinout
Unbeschnittenes DatenblattdiagrammVergrößern ›
4. Gehäuseabmessungen (D×E×A)PACKAGE DIMENSIONS
MIC45116-2YMP-TR (QFN-52-EP(8x8.5)) - 4. Gehäuseabmessungen (D×E×A)
QFN-52-EP(8x8.5) · 8.00×8.50mm · Raster 0.50mmVergrößern ›
5. Empfohlener PCB-FootprintLAND PATTERN
MIC45116-2YMP-TR (QFN-52-EP(8x8.5)) - 5. Empfohlener PCB-Footprint
IPC-7351B Land Pattern (115 Pads)Vergrößern ›
6. Typische ApplikationsschaltungSCHEMATIC
MIC45116-2YMP-TR (QFN-52-EP(8x8.5)) - 6. Typische Applikationsschaltung
Typical Application SchematicVergrößern ›
Originale Datenblatt-Pinouts & Technische Zeichnungen (14 Abb. · Seite 1/2)
Zeige 1–12 von 14 unbeschnittenen Originalzeichnungen für MIC45116
P1 · p01_fig01377×200px
MIC45116-2YMP-TR (QFN-52-EP(8x8.5)) — 20V/6A DC/DC Power Module
20V/6A DC/DC Power Module
P1 · p01_fig021777×946px
MIC45116-2YMP-TR (QFN-52-EP(8x8.5)) — Typical Application Circuit
Typical Application Circuit
P1 · p01_fig02P1
MIC45116-2YMP-TR (QFN-52-EP(8x8.5)) — Datasheet Page 1 (p01_fig02)
Datasheet Page 1 (p01_fig02)
P2 · p02_fig011587×1794px
MIC45116-2YMP-TR (QFN-52-EP(8x8.5)) — MIC45116 | Package Type | MIC45116 8x8x3 QFN (MP) | 1 | 2 | 3 | 4 | 5 | 6 | 7 | 8 | 9 | 10 | 11 | 12 | 13 | 14 | 15 | 16 17 18 19 20 21 22 23 24 25 26 | 27 | 28 | 29 | 30 | 31 | 32 | 33 | 34 | 35 | 36 | 37 | 38 | 39 | 40 | 41 | 42 43 44 45
MIC45116 | Package Type | MIC45116 8x8x3 QFN (MP) | 1 | 2 | 3 | 4 | 5 | 6 | 7 | 8 | 9 | 10 | 11 | 12 | 13 | 14 | 15 | 16 17 18 19 20 21 22 23 24 25 26 | 27 | 28 | 29 | 30 | 31 | 32 | 33 | 34 | 35 | 36 | 37 | 38 | 39 | 40 | 41 | 42 43 44 45
P2 · p02_fig01P2
MIC45116-2YMP-TR (QFN-52-EP(8x8.5)) — Datasheet Page 2 (p02_fig01)
Datasheet Page 2 (p02_fig01)
P21 · p21_fig011777×1309px
MIC45116-2YMP-TR (QFN-52-EP(8x8.5)) — FIGURE 4-4: MIC45116-1 Control Loop (Discontinuous Mode).
FIGURE 4-4: MIC45116-1 Control Loop (Discontinuous Mode).
P23 · p23_fig011777×1790px
MIC45116-2YMP-TR (QFN-52-EP(8x8.5)) — 5.0 APPLICATION INFORMATION
5.0 APPLICATION INFORMATION
P24 · p24_fig011778×1179px
MIC45116-2YMP-TR (QFN-52-EP(8x8.5)) — FIGURE 5-1: Voltage Divider Configuration. The output voltage is determined by Equation 5-8: EQUATION 5-8:
FIGURE 5-1: Voltage Divider Configuration. The output voltage is determined by Equation 5-8: EQUATION 5-8:
P24 · p24_fig021777×1539px
MIC45116-2YMP-TR (QFN-52-EP(8x8.5)) — FIGURE 5-1: Voltage Divider Configuration. The output voltage is determined by Equation 5-8: EQUATION 5-8:
FIGURE 5-1: Voltage Divider Configuration. The output voltage is determined by Equation 5-8: EQUATION 5-8:
P27 · p27_fig01767×992px
MIC45116-2YMP-TR (QFN-52-EP(8x8.5)) — FIGURE 6-1: Top and Bottom of a Four-Layer Board.
FIGURE 6-1: Top and Bottom of a Four-Layer Board.
P28 · p28_fig011612×777px
MIC45116-2YMP-TR (QFN-52-EP(8x8.5)) — FIGURE 7-1: Package Bottom View vs. PCB Recommended Exposed Metal Trace. Please note the exposed metal trace is a “mirror image” of the package bottom view.
FIGURE 7-1: Package Bottom View vs. PCB Recommended Exposed Metal Trace. Please note the exposed metal trace is a “mirror image” of the package bottom view.
P30 · p30_fig011570×1875px
MIC45116-2YMP-TR (QFN-52-EP(8x8.5)) — MIC45116 | 8.0 PACKAGING INFORMATION | 8.1 Package Marking Information | 52-Pin QFN* Example | XXX XXXXX-X WNNN | MIC 45116-1 6420 | ●, ▲, ▼Pin one index is identified by a dot, delta up, or delta down (triangle mark). | Underbar (_) symbol
MIC45116 | 8.0 PACKAGING INFORMATION | 8.1 Package Marking Information | 52-Pin QFN* Example | XXX XXXXX-X WNNN | MIC 45116-1 6420 | ●, ▲, ▼Pin one index is identified by a dot, delta up, or delta down (triangle mark). | Underbar (_) symbol
Seite 1 / 2 (14 extrahierte Abbildungen)

Elektrische Spezifikationen & Bauteildetails (MIC45116-2YMP-TR)

Automatisch aus dem Datenblatt extrahierte Funktionsbeschreibung, Abmessungen, Betriebsspannungsbereich und Schnittstellen (DE)
Standard-Elektronik- & Steckverbinderbauteil
Detaillierte Übersicht:MIC45116-2YMP-TR (QFN-52-EP(8x8.5)) ist ein 50-poliges Standard-Elektronik- & Steckverbinderbauteil mit den Gehäuseabmessungen 8.50 × 8.00 × 0.90 mm (Pin-Raster e = 0.50 mm). Ausgelegt für 4.75V to 20V Versorgungsspannung, 40°C to +125°C Temperaturbereich und Standard I/O / Passive Schnittstellen.
BetriebsversorgungsspannungV_CC / V_DD
4.75V to 20V
100nF + 10µF X7R Stützkondensatoren < 2mm am Versorgungspin platzieren
UmgebungstemperaturbereichT_A
40°C to +125°C
Industrieller Temperaturbereich; T_J(max) = +125°C
Takt- & Funkfrequenzf_CLK / f_RF
600 kHz
Aus offiziellen PDF-Datenblatttabellen extrahiert
Strom- & LeistungsdatenI_OUT / I_CC
I_GPIO(max) = ±20 mA / pin | I_VDD(total) ≤ 150 mA
Maximal zulässigen Pin-Strom beachten
Gehäuseabmessungen (D × E × A)D × E × A
8.50 × 8.00 × 0.90 mm (A1=0.03 mm)
Gehäusefamilie: QFN (QFN-52-EP(8x8.5))
Pinanzahl & RastermaßN / e
50 Pins | Pitch e = 0.50 mm (19.6 mil)
Nach IPC-7351B Mittenabstand C normalisiert
Integrierte BusschnittstellenBuses
Standard I/O / Passive
4-Wege-Synchronisation (Symbol ↔ Pinout ↔ 2D ↔ 3D)
Lötprofil & FeuchteempfindlichkeitIPC / MSL
IPC-7351B Level B | J-STD-020 (Peak 260°C) | MSL-3
60% Pastenmasken-Segmentierung auf dem Thermal-Pad
Technischer Sicherheitshinweis: Vor der SMT-Bestückung die Pin-1-Markierung auf dem Bestückungsdruck prüfen.
Technischer Sicherheitshinweis: Thermal-Pad über Ø0.3mm Thermodurchkontaktierungen niederimpedant an die GND-Lage anbinden.

5-Punkte-Industriestandardprüfung

Automatische Geometrie- und Regelprüfung vor dem Dateiexport
5/5 BESTANDEN
IEEE-315 Symbol51 Pins automatisch nach Bussen gruppiert
OK
IPC-7351B Footprint115 Pads · Raster 0.50mm
OK
IPC-7525 60% LotpastenfensterEPAD 7.80×7.80mm Gitterteilung
OK
DFM-Fertigungsregeln (JLCPCB / PCBWay)Min. Pad-Abstand: 0.25mm
OK
3D STEP AP214 & GLBKoordinatenursprung deckungsgleich (0,0,0)
OK

Praxisverifikation & Ingenieurbewertungen

Automatisch aus dem Datenblatt extrahierte Funktionsbeschreibung, Abmessungen, Betriebsspannungsbereich und Schnittstellen
5.00 PCB Verified

Mechanische Abmessungen & Land Pattern (QFN-52-EP(8x8.5))

Aus dem Datenblatt extrahiert & nach IPC-7351B normiert
mm
Gehäusekörper (D × E)Nominal
8.50 × 8.00 mm
Höhe (A) & Raster (e)IPC-7351B
A=0.90mm · e=0.50mm
Pad-Abmessungen (W × L)Level B
0.25 × 0.80 mm
Pins / Gesamt-PadsTopology
51P / 115Pad (QUAD_ROW)

Empfohlene Peripherie-BOM & Pin-kompatible Ersatztypen (Drop-in)

Passive Begleitbauteile gemäß Referenzschaltung sowie 1:1 pin-kompatible Alternativen
DFM READY
Bauteilbezeichner / Ersatz-MPNWert / GehäuseFunktion & PCB-Layout-Regel
N/A
BOM
Per application circuit
QFN-52-EP(8x8.5)
Leiterbahnbreiten für Nennstrom dimensionieren und IPC-2221 Isolationsabstände einhalten.

Häufig gestellte technische Fragen (FAQ) — MIC45116-2YMP-TR (QFN-52-EP(8x8.5))

Schnellantworten zu Pinbelegung, IPC-7351B Land-Pattern-Abmessungen und CAD-Exportformaten
IPC-7351B / IEEE-315

Wie lautet die Pinbelegung (Pinout) und Versorgungsspannung des MIC45116-2YMP-TR (QFN-52-EP(8x8.5))?

Das Bauteil MIC45116-2YMP-TR von MICROCHIP im QFN-52-EP(8x8.5)-Gehäuse besitzt 51 Pins mit einem Rastermaß (Pitch) von 0.50 mm und einem Betriebsspannungsbereich VCC von 4.75V to 20V. Wichtige Pins: 1 (PVIN: Versorgungsspannungseingang (PVIN — 4.75V to 20V)), 2 (PVIN: Versorgungsspannungseingang (PVIN — 4.75V to 20V)), 4 (PV DD: Multiplex-I/O- & Peripherie-Pin PV DD (General)), 5 (BST: Multiplex-I/O- & Peripherie-Pin BST (General)), 6 (BST: Multiplex-I/O- & Peripherie-Pin BST (General)), 8 (SW: Multiplex-I/O- & Peripherie-Pin SW (General)).

Welche IPC-7351B Land-Pattern-Abmessungen hat der MIC45116-2YMP-TR?

Gemäß Datenblatt und IPC-7351B (Density Level B Nominal) betragen die Gehäusemaße des MIC45116-2YMP-TR (QFN-52-EP(8x8.5)) 8.00 × 8.50 mm bei einem Pitch e = 0.50 mm und 115 Kupfer-Pads sowie einem zentralen Thermal Pad (EPAD) von 7.80 × 7.80 mm mit 60% Pastenfenster nach IPC-7525.

Wo können KiCad (.kicad_mod, .kicad_sym), Fusion 360 (.lbr) und 3D-STEP-Modelle für MIC45116-2YMP-TR heruntergeladen werden?

Auf dieser Seite können Sie das vollständig verifizierte CAD-Bibliothekspaket für MIC45116-2YMP-TR (MICROCHIP, QFN-52-EP(8x8.5)) unter der Open-Hardware-Lizenz CERN-OHL-P-2.0 kostenlos herunterladen: KiCad 8 Footprint (.kicad_mod), Schaltplansymbol (.kicad_sym), Fusion 360 / Eagle (.lbr) und 3D STEP AP214 / WebGL GLB.

Statischer Referenzanhang: Pinbelegungstabelle (51 Pins) & MIC45116 VariantenStatische Tabelle aufklappen
Pin-Nr.SignalnameElektrischer TypFunktionsbeschreibung & Schaltungshinweise
1PVINPower_InPositiver Versorgungseingang (PVIN) im Spannungsbereich 4.75V to 20V (Max. 20.0V).
2PVINPower_InPositiver Versorgungseingang (PVIN) im Spannungsbereich 4.75V to 20V (Max. 20.0V).
4PV DDDigital_IOSignalanschluss PV DD (Richtung: I/O, Spannungsbereich: 4.75V to 20V). Alternative Multiplex-Funktionen: PV DD. Unterstützte Bus-Schnittstellen: General.
5BSTDigital_IOSignalanschluss BST (Richtung: I/O, Spannungsbereich: 4.75V to 20V). Alternative Multiplex-Funktionen: BST. Unterstützte Bus-Schnittstellen: General.
6BSTDigital_IOSignalanschluss BST (Richtung: I/O, Spannungsbereich: 4.75V to 20V). Alternative Multiplex-Funktionen: BST. Unterstützte Bus-Schnittstellen: General.
8SWDigital_IOSignalanschluss SW (Richtung: I/O, Spannungsbereich: 4.75V to 20V). Alternative Multiplex-Funktionen: SW. Unterstützte Bus-Schnittstellen: General.
9SWDigital_IOSignalanschluss SW (Richtung: I/O, Spannungsbereich: 4.75V to 20V). Alternative Multiplex-Funktionen: SW. Unterstützte Bus-Schnittstellen: General.
10SWDigital_IOSignalanschluss SW (Richtung: I/O, Spannungsbereich: 4.75V to 20V). Alternative Multiplex-Funktionen: SW. Unterstützte Bus-Schnittstellen: General.
12PV INDigital_IOSignalanschluss PV IN (Richtung: I/O, Spannungsbereich: 4.75V to 20V). Alternative Multiplex-Funktionen: PV IN. Unterstützte Bus-Schnittstellen: General.
13VOUTPower_OutGeregelter Leistungsausgang (VOUT) im Spannungsbereich 4.75V to 20V (Max. 20.0V).
14VOUTPower_OutGeregelter Leistungsausgang (VOUT) im Spannungsbereich 4.75V to 20V (Max. 20.0V).
15VOUTPower_OutGeregelter Leistungsausgang (VOUT) im Spannungsbereich 4.75V to 20V (Max. 20.0V).
16VOUTPower_OutGeregelter Leistungsausgang (VOUT) im Spannungsbereich 4.75V to 20V (Max. 20.0V).
17VOUTPower_OutGeregelter Leistungsausgang (VOUT) im Spannungsbereich 4.75V to 20V (Max. 20.0V).
18VOUTPower_OutGeregelter Leistungsausgang (VOUT) im Spannungsbereich 4.75V to 20V (Max. 20.0V).
19VOUTPower_OutGeregelter Leistungsausgang (VOUT) im Spannungsbereich 4.75V to 20V (Max. 20.0V).
20VOUTPower_OutGeregelter Leistungsausgang (VOUT) im Spannungsbereich 4.75V to 20V (Max. 20.0V).
21VOUTPower_OutGeregelter Leistungsausgang (VOUT) im Spannungsbereich 4.75V to 20V (Max. 20.0V).
23NCNCSignalanschluss NC (Richtung: I/O, Spannungsbereich: 4.75V to 20V). Alternative Multiplex-Funktionen: NC. Unterstützte Bus-Schnittstellen: General.
24NCNCSignalanschluss NC (Richtung: I/O, Spannungsbereich: 4.75V to 20V). Alternative Multiplex-Funktionen: NC. Unterstützte Bus-Schnittstellen: General.
25NCNCSignalanschluss NC (Richtung: I/O, Spannungsbereich: 4.75V to 20V). Alternative Multiplex-Funktionen: NC. Unterstützte Bus-Schnittstellen: General.
26PGNDGNDElektrischer 0V-Masserückführungsanschluss (PGND) für Kernlogik, I/O-Treiber und Analogblöcke.
27NCNCSignalanschluss NC (Richtung: I/O, Spannungsbereich: 4.75V to 20V). Alternative Multiplex-Funktionen: NC. Unterstützte Bus-Schnittstellen: General.
28NCNCSignalanschluss NC (Richtung: I/O, Spannungsbereich: 4.75V to 20V). Alternative Multiplex-Funktionen: NC. Unterstützte Bus-Schnittstellen: General.
29NCNCSignalanschluss NC (Richtung: I/O, Spannungsbereich: 4.75V to 20V). Alternative Multiplex-Funktionen: NC. Unterstützte Bus-Schnittstellen: General.
30NCNCSignalanschluss NC (Richtung: I/O, Spannungsbereich: 4.75V to 20V). Alternative Multiplex-Funktionen: NC. Unterstützte Bus-Schnittstellen: General.
31PGNDGNDElektrischer 0V-Masserückführungsanschluss (PGND) für Kernlogik, I/O-Treiber und Analogblöcke.
32NCNCSignalanschluss NC (Richtung: I/O, Spannungsbereich: 4.75V to 20V). Alternative Multiplex-Funktionen: NC. Unterstützte Bus-Schnittstellen: General.
33NCNCSignalanschluss NC (Richtung: I/O, Spannungsbereich: 4.75V to 20V). Alternative Multiplex-Funktionen: NC. Unterstützte Bus-Schnittstellen: General.
34NCNCSignalanschluss NC (Richtung: I/O, Spannungsbereich: 4.75V to 20V). Alternative Multiplex-Funktionen: NC. Unterstützte Bus-Schnittstellen: General.
35PGNDGNDElektrischer 0V-Masserückführungsanschluss (PGND) für Kernlogik, I/O-Treiber und Analogblöcke.
36FBDigital_IOSignalanschluss FB (Richtung: I/O, Spannungsbereich: 4.75V to 20V). Alternative Multiplex-Funktionen: FB. Unterstützte Bus-Schnittstellen: General.
37PGOpen_DrainSignalanschluss PG (Richtung: I/O, Spannungsbereich: 4.75V to 20V). Alternative Multiplex-Funktionen: PG. Unterstützte Bus-Schnittstellen: General.
38ENDigital_IOChip-Freigabe- und Reset-Steuereingang (EN): High aktiviert den Chip; Low versetzt ihn in den Reset-/Abschaltzustand.
39V INDigital_IOSignalanschluss V IN (Richtung: I/O, Spannungsbereich: 4.75V to 20V). Alternative Multiplex-Funktionen: V IN. Unterstützte Bus-Schnittstellen: General.
40NCNCSignalanschluss NC (Richtung: I/O, Spannungsbereich: 4.75V to 20V). Alternative Multiplex-Funktionen: NC. Unterstützte Bus-Schnittstellen: General.
41NCNCSignalanschluss NC (Richtung: I/O, Spannungsbereich: 4.75V to 20V). Alternative Multiplex-Funktionen: NC. Unterstützte Bus-Schnittstellen: General.
42P GNDGNDElektrischer 0V-Masserückführungsanschluss (P GND) für Kernlogik, I/O-Treiber und Analogblöcke.
435V DDPower_OutGeregelter Leistungsausgang (5V DD) im Spannungsbereich 4.75V to 20V (Max. 20.0V).
44PV DDDigital_IOSignalanschluss PV DD (Richtung: I/O, Spannungsbereich: 4.75V to 20V). Alternative Multiplex-Funktionen: PV DD. Unterstützte Bus-Schnittstellen: General.
45P GNDGNDElektrischer 0V-Masserückführungsanschluss (P GND) für Kernlogik, I/O-Treiber und Analogblöcke.
47I LIMDigital_IOSignalanschluss I LIM (Richtung: I/O, Spannungsbereich: 4.75V to 20V). Alternative Multiplex-Funktionen: I LIM. Unterstützte Bus-Schnittstellen: General.
48SWDigital_IOSignalanschluss SW (Richtung: I/O, Spannungsbereich: 4.75V to 20V). Alternative Multiplex-Funktionen: SW. Unterstützte Bus-Schnittstellen: General.
49SWDigital_IOSignalanschluss SW (Richtung: I/O, Spannungsbereich: 4.75V to 20V). Alternative Multiplex-Funktionen: SW. Unterstützte Bus-Schnittstellen: General.
50SWDigital_IOSignalanschluss SW (Richtung: I/O, Spannungsbereich: 4.75V to 20V). Alternative Multiplex-Funktionen: SW. Unterstützte Bus-Schnittstellen: General.
51SWDigital_IOSignalanschluss SW (Richtung: I/O, Spannungsbereich: 4.75V to 20V). Alternative Multiplex-Funktionen: SW. Unterstützte Bus-Schnittstellen: General.
52PV INDigital_IOSignalanschluss PV IN (Richtung: I/O, Spannungsbereich: 4.75V to 20V). Alternative Multiplex-Funktionen: PV IN. Unterstützte Bus-Schnittstellen: General.
53SWePADGNDElektrischer 0V-Masserückführungsanschluss (SWePAD) für Kernlogik, I/O-Treiber und Analogblöcke.
54PGNDePADGNDElektrischer 0V-Masserückführungsanschluss (PGNDePAD) für Kernlogik, I/O-Treiber und Analogblöcke.
55VOUTePADGNDElektrischer 0V-Masserückführungsanschluss (VOUTePAD) für Kernlogik, I/O-Treiber und Analogblöcke.
56PGNDePADGNDElektrischer 0V-Masserückführungsanschluss (PGNDePAD) für Kernlogik, I/O-Treiber und Analogblöcke.