ChipDocs.org
⌘K
2284 部品PDFアップロード
MCP4011-503E/SN (SOIC-8) — Symbol, Footprint IPC-7351B & 3D STEP Model

MCP4011-503E/SN

MICROCHIPID: C185531SOIC-8 · 8 ピン · Pitch 1.27mmIPC-7351B Verified5.0 (0)
4D 同期クロスプローブモード (CROSS-PROBE)ピンをクリックまたはホバーすると、シンボル、フットプリント、3Dモデル上で同時に強調表示されます
1. シンボル
U1 · MCP4011-503E/SN (SOIC-8)1VDD2VSS3A4W8U/D7NC6B5CSGrid Pitch = 2.54mm (IEEE-315)-17.8-12.7-7.6-2.52.57.612.717.810.25.10-5.1-10.2mm
2. 2Dフットプリント
12345678E=3.90mm · Pitch e=1.27mmD=4.90mm-5-4-3-2-101234543210-1-2-3-4mm
3. 3Dモデル
パッケージ外形: 3.90mm × 4.90mm · ピッチ: 1.27mm · ルーラー目盛: 1.00mm同期完了 <100ms

同期ピン配置 (Symbol / 2D / 3D) (8/8)

ピンをクリックまたはホバーすると、シンボル、フットプリント、3Dモデル上で同時に強調表示されます
ピン記号種別機能説明 (JA)
1VDDPower電源供給入力 (VDD — 1.8V to 5.5V)
2VSSGNDグラウンド基準端子 (VSS)
3AI/OマルチプレクスI/O・ペリフェラル端子 A (General)
4WI/OマルチプレクスI/O・ペリフェラル端子 W (General)
5CSI/OマルチプレクスI/O・ペリフェラル端子 CS (General)
6BI/OマルチプレクスI/O・ペリフェラル端子 B (General)
7NCI/OマルチプレクスI/O・ペリフェラル端子 NC (General)
8U/DI/OマルチプレクスI/O・ペリフェラル端子 U/D (General)
PIN 1 VDD
Power
電源供給入力 (VDD — 1.8V to 5.5V)
設計上の注意点: PositivePowerSupplyInput
IPC-7351B はんだ付け密度 & スパン C/G/Z 設定

データシートPDF直接表示 & 技術図面ギャラリー (6 標準図面 + 17 抽出図面)

原本PDFを直接閲覧、または図面をクリックして全画面拡大
PDFを別ウィンドウで開く ↗PDFデータシート閲覧 (.pdf)
PDF VIEWERメーカー公式データシート: MCP4011-503E/SN (MICROCHIP · SOIC-8)
下の埋め込み PDF ビューア内でスクロールやキーワード検索 (Ctrl+F) が可能です
1. 実装3D外観モデルREPRESENTATIVE
MCP4011-503E/SN (SOIC-8) - 1. 実装3D外観モデル
高精度3Dソリッドモデル拡大 ›
2. 標準ピン配置図 (上面)CLEANROOM PINOUT
MCP4011-503E/SN (SOIC-8) - 2. 標準ピン配置図 (上面)
パッケージ正規ピン配置 (8ピン)拡大 ›
3. 原本データシートピン図PDF PINOUT
MCP4011-503E/SN (SOIC-8) - 3. 原本データシートピン図
無トリミングピン配置図拡大 ›
4. パッケージ外形寸法図 (D×E×A)PACKAGE DIMENSIONS
MCP4011-503E/SN (SOIC-8) - 4. パッケージ外形寸法図 (D×E×A)
SOIC-8 · 3.90×4.90mm · ピッチ 1.27mm拡大 ›
5. 推奨PCBフットプリントLAND PATTERN
MCP4011-503E/SN (SOIC-8) - 5. 推奨PCBフットプリント
IPC-7351B パッド (8 Pads)拡大 ›
6. アプリケーション参考回路SCHEMATIC
MCP4011-503E/SN (SOIC-8) - 6. アプリケーション参考回路
Typical Application Schematic拡大 ›
PDF データシート原本ピン配置・技術図面ライブラリ (17 点 · 1/2 ページ)
MCP4011 シリーズの切り抜きなし原本図面 17 点中 1–12 点目を表示
P1 · p01_fig02376×200px
MCP4011-503E/SN (SOIC-8) — Low-Cost 64-Step Volatile Digital POT
Low-Cost 64-Step Volatile Digital POT
P1 · p01_fig041780×1458px
MCP4011-503E/SN (SOIC-8) — 2: Analog characteristics (resistor) tested from 2.7V to 5.5V.
2: Analog characteristics (resistor) tested from 2.7V to 5.5V.
P43 · p43_fig01867×1050px
MCP4011-503E/SN (SOIC-8) — FIGURE 7-1: Typical Microcontroller Connections.
FIGURE 7-1: Typical Microcontroller Connections.
P44 · p44_fig011777×859px
MCP4011-503E/SN (SOIC-8) — FIGURE 8-1: Using the Digital Potentiometer to Set a Precise Output Voltage. 8.1.1 TRIMMING A THRESHOLD FOR AN OPTICAL SENSOR
FIGURE 8-1: Using the Digital Potentiometer to Set a Precise Output Voltage. 8.1.1 TRIMMING A THRESHOLD FOR AN OPTICAL SENSOR
P44 · p44_fig02867×821px
MCP4011-503E/SN (SOIC-8) — FIGURE 8-2: Set Point or Threshold Calibration. VTRIP VDD
FIGURE 8-2: Set Point or Threshold Calibration. VTRIP VDD
P44 · p44_fig031777×664px
MCP4011-503E/SN (SOIC-8) — FIGURE 8-2: Set Point or Threshold Calibration. VTRIP VDD
FIGURE 8-2: Set Point or Threshold Calibration. VTRIP VDD
P45 · p45_fig011777×848px
MCP4011-503E/SN (SOIC-8) — FIGURE 8-4: Trimming Offset and Gain in a Noninverting Amplifier.
FIGURE 8-4: Trimming Offset and Gain in a Noninverting Amplifier.
P45 · p45_fig021777×1031px
MCP4011-503E/SN (SOIC-8) — FIGURE 8-4: Trimming Offset and Gain in a Noninverting Amplifier.
FIGURE 8-4: Trimming Offset and Gain in a Noninverting Amplifier.
P45 · p45_fig02P45
MCP4011-503E/SN (SOIC-8) — Datasheet Page 45 (p45_fig02)
Datasheet Page 45 (p45_fig02)
P61 · p61_fig011777×2515px
MCP4011-503E/SN (SOIC-8) — MCP4011/2/3/4 MCP4011 MCP4012 MCP4013 MCP4014
MCP4011/2/3/4 MCP4011 MCP4012 MCP4013 MCP4014
P62 · p62_fig011777×2518px
MCP4011-503E/SN (SOIC-8) — MCP4011/2/3/4 MCP4011 MCP4012 MCP4013 MCP4014
MCP4011/2/3/4 MCP4011 MCP4012 MCP4013 MCP4014
P62 · p62_fig01P62
MCP4011-503E/SN (SOIC-8) — Datasheet Page 62 (p62_fig01)
Datasheet Page 62 (p62_fig01)
1 / 2 ページ (17 点の抽出図面)

電気仕様 & 部品詳細スペック (MCP4011-503E/SN)

データシートから自動抽出された機能概要、外形寸法、電源電圧範囲、周辺機能インターフェース (JA)
標準電子部品・コネクタ
詳細概要:MCP4011-503E/SN (SOIC-8) は 8 ピンの標準電子部品・コネクタで、パッケージ外形は 4.90 × 3.90 × 1.75 mm（ピンピッチ e = 1.27 mm）です。動作電源電圧 1.8V to 5.5V、動作温度範囲 0°C to 70°C、Standard I/O / Passive インターフェースを内蔵しています。
動作電源電圧範囲V_CC / V_DD
1.8V to 5.5V
電源ピンから 2mm 以内に 100nF + 10µF X7R パスコンを配置
動作周囲温度範囲T_A
0°C to 70°C
工業用温度グレード；最大接合部温度 T_J(max) = +125°C
動作クロック・無線周波数f_CLK / f_RF
4 MHz
PDF データシート電気的特性より抽出
出力電流・消費電流定格I_OUT / I_CC
I_GPIO(max) = ±20 mA / pin | I_VDD(total) ≤ 150 mA
ピンあたりの絶対最大定格電流を厳守
パッケージ外形寸法 (D × E × A)D × E × A
4.90 × 3.90 × 1.75 mm (A1=0.15 mm)
パッケージ系列: SOIC (SOIC-8)
ピン数・リードピッチN / e
8 Pins | Pitch e = 1.27 mm (50.0 mil)
IPC-7351B 中心間スパン C 準拠
内蔵ペリフェラルバスBuses
Standard I/O / Passive
回路図シンボル・2D フットプリント・3D モデル完全同期
リフロー実装・吸湿感度IPC / MSL
IPC-7351B Level B | J-STD-020 (ピーク 260°C) | MSL-3
サーマルパッドは 60% 分割ステンシル開口を推奨
エンジニアリング警告: 実装前にシルクスクリーンの 1 番ピン面取りマークを確認してください。
エンジニアリング警告: 放熱パッドは Ø0.3mm サーマルビアを介して GND プレーンへ確実に接続してください。

5点工業規格検証

ファイル出力前の自動幾何・電気チェック
5/5 合格
IEEE-315 シンボル8 ピン自動バス分類
OK
IPC-7351B フットプリント8 パッド · ピッチ 1.27mm
OK
IPC-7525 60% はんだペースト開口リフロー標準 1:1
OK
DFM製造基準 (JLCPCB / PCBWay)最小パッド間隙: 0.25mm
OK
3D STEP AP214 & GLB座標原点完全一致 (0,0,0)
OK

実機検証 & コミュニティ技術レビュー

データシートから自動抽出された機能概要、外形寸法、電源電圧範囲、周辺機能インターフェース
5.00 PCB Verified

機械寸法 & ランドパターン (SOIC-8)

データシートから抽出・IPC-7351B 準拠標準化
mm
パッケージ外形 (D × E)Nominal
4.90 × 3.90 mm
全高 (A) & ピッチ (e)IPC-7351B
A=1.75mm · e=1.27mm
パッド寸法 (W × L)Level B
0.60 × 1.55 mm
ピン数 / 総パッド数Topology
8P / 8Pad (DUAL_ROW)

推奨周辺部品 (BOM) & ピン互換代替品 (Drop-in)

標準アプリケーション回路の受動部品および 1:1 ピン互換代替型番
DFM READY
部品記号 / 代替型番定数 / パッケージ役割 & PCB レイアウトルール
N/A
BOM
応用回路に準拠
SOIC-8
定格負荷電流に応じた配線幅を確保し、IPC-2221 の絶縁沿面距離規格に準拠してください。

技術的なよくある質問 (FAQ) — MCP4011-503E/SN (SOIC-8)

ピン配置、IPC-7351B ランドパターン寸法、CAD 出力フォーマットに関する回答
IPC-7351B / IEEE-315

MCP4011-503E/SN (SOIC-8) のピン配置 (Pinout) および電源電圧仕様は？

MICROCHIP 製 MCP4011-503E/SN (SOIC-8 パッケージ) は全 8 ピン構成で、ピンピッチは 1.27 mm、動作電源電圧範囲 VCC は 1.8V to 5.5V です。主なピン：1 (VDD: 電源供給入力 (VDD — 1.8V to 5.5V)), 2 (VSS: グラウンド基準端子 (VSS)), 3 (A: マルチプレクスI/O・ペリフェラル端子 A (General)), 4 (W: マルチプレクスI/O・ペリフェラル端子 W (General)), 5 (CS: マルチプレクスI/O・ペリフェラル端子 CS (General)), 6 (B: マルチプレクスI/O・ペリフェラル端子 B (General))。

MCP4011-503E/SN の IPC-7351B 準拠 PCB フットプリント寸法は？

データシート外形図および IPC-7351B Level B (標準密度) に基づき、MCP4011-503E/SN (SOIC-8) の本体外形は 3.90 × 4.90 mm、ピッチ e = 1.27 mm、合計 8 パッドで構成されています。

MCP4011-503E/SN の KiCad (.kicad_mod, .kicad_sym)、Fusion 360 (.lbr)、3D STEP モデルはどこでダウンロードできますか？

このページから CERN-OHL-P-2.0 ライセンスの下で検証済みの MCP4011-503E/SN (MICROCHIP, SOIC-8) CAD ライブラリパッケージ（KiCad 8、Autodesk Fusion 360 / Eagle .lbr、3D STEP AP214 & WebGL GLB）を無料で直接ダウンロードできます。

静的リファレンス付録：ピン配置表 (8 ピン) & MCP4011 シリーズバリエーション静的テーブルを開く
ピン番号 (Pin #)信号名 (Signal Name)電気種別 (Type)機能説明 & 回路設計上の注意
1VDDPower_In1.8V to 5.5V 電源ドメインで動作する正電源入力端子 (VDD、最大定格: 5.5V) です。
2VSSGND内部ロジック、I/Oドライバ、アナログ回路の共通帰路となる0Vグラウンド端子 (VSS) です。
3ADigital_IO信号端子 A（方向: I/O、電圧域: 1.8V to 5.5V）。多重化オルタネート機能: A。対応バス/インターフェース: General。
4WDigital_IO信号端子 W（方向: I/O、電圧域: 1.8V to 5.5V）。多重化オルタネート機能: W。対応バス/インターフェース: General。
5CSDigital_IO信号端子 CS（方向: I/O、電圧域: 1.8V to 5.5V）。多重化オルタネート機能: CS。対応バス/インターフェース: General。
6BDigital_IO信号端子 B（方向: I/O、電圧域: 1.8V to 5.5V）。多重化オルタネート機能: B。対応バス/インターフェース: General。
7NCNC信号端子 NC（方向: I/O、電圧域: 1.8V to 5.5V）。多重化オルタネート機能: NC。対応バス/インターフェース: General。
8U/DDigital_IO信号端子 U/D（方向: I/O、電圧域: 1.8V to 5.5V）。多重化オルタネート機能: U/D。対応バス/インターフェース: General。
探索部品パッケージメーカーアップロード