ChipDocs.org
4050 部品PDFアップロード
MCP1703T-4002E/MC (DFN-8-EP(2x3)) — Symbol, Footprint IPC-7351B & 3D STEP Model

MCP1703T-4002E/MC

MICROCHIPDFN-8-EP(2x3) · 9 ピン · Pitch 0.50mmIPC-7351B Verified5.0 (0)
4D 同期クロスプローブモード (CROSS-PROBE)ピンをクリックまたはホバーすると、シンボル、フットプリント、3Dモデル上で同時に強調表示されます
1. シンボル
U1 · MCP1703T-4002E/MC (DFN-8-EP(2x3))1V OUT2VIN3SHDN#4GND5PWRGD9EP8V IN7NC6CDELAYGrid Pitch = 2.54mm (IEEE-315)-17.8-12.7-7.6-2.52.57.612.717.812.77.62.5-2.5-7.6-12.7mm
2. 2Dフットプリント
123456789E=2.00mm · Pitch e=0.50mmD=3.00mm-3-2-101233210-1-2-3mm
3. 3Dモデル
パッケージ外形: 2.00mm × 3.00mm · ピッチ: 0.50mm · ルーラー目盛: 1.00mm同期完了 <100ms

同期ピン配置 (Symbol / 2D / 3D) (9/9)

ピンをクリックまたはホバーすると、シンボル、フットプリント、3Dモデル上で同時に強調表示されます
ピン記号種別機能説明 (JA)
1V OUTI/OマルチプレクスI/O・ペリフェラル端子 V OUT (General)
2VINPower電源供給入力 (VIN — 2.7V to16.0V)
3SHDN#I/OマルチプレクスI/O・ペリフェラル端子 SHDN# (General)
4GNDGNDグラウンド基準端子 (GND)
5PWRGDI/OマルチプレクスI/O・ペリフェラル端子 PWRGD (General)
6CDELAYI/OマルチプレクスI/O・ペリフェラル端子 CDELAY (General)
7NCI/OマルチプレクスI/O・ペリフェラル端子 NC (General)
8V INI/OマルチプレクスI/O・ペリフェラル端子 V IN (General)
9EPGND露出サーマルパッド・グラウンド (EP)
PIN 1 V OUT
I/O
マルチプレクスI/O・ペリフェラル端子 V OUT (General)
設計上の注意点: RegulatedVoltageOutput
IPC-7351B はんだ付け密度 & スパン C/G/Z 設定

抽出図面ギャラリー (6 標準図面 + 10 抽出図面)

原本PDFを直接閲覧、または図面をクリックして全画面拡大
1. 実装3D外観モデルREPRESENTATIVE
MCP1703T-4002E/MC (DFN-8-EP(2x3)) - 1. 実装3D外観モデル
高精度3Dソリッドモデル拡大 ›
2. 標準ピン配置図 (上面)CLEANROOM PINOUT
MCP1703T-4002E/MC (DFN-8-EP(2x3)) - 2. 標準ピン配置図 (上面)
パッケージ正規ピン配置 (9ピン)拡大 ›
3. 原本データシートピン図PDF PINOUT
MCP1703T-4002E/MC (DFN-8-EP(2x3)) - 3. 原本データシートピン図
無トリミングピン配置図拡大 ›
4. パッケージ外形寸法図 (D×E×A)PACKAGE DIMENSIONS
MCP1703T-4002E/MC (DFN-8-EP(2x3)) - 4. パッケージ外形寸法図 (D×E×A)
DFN-8-EP(2x3) · 2.00×3.00mm · ピッチ 0.50mm拡大 ›
5. 推奨PCBフットプリントLAND PATTERN
MCP1703T-4002E/MC (DFN-8-EP(2x3)) - 5. 推奨PCBフットプリント
IPC-7351B パッド (9 Pads)拡大 ›
6. アプリケーション参考回路SCHEMATIC
MCP1703T-4002E/MC (DFN-8-EP(2x3)) - 6. アプリケーション参考回路
Typical Application Schematic拡大 ›
PDF データシート原本ピン配置・技術図面ライブラリ (10 点 · 1/1 ページ)
MCP1703 シリーズの切り抜きなし原本図面 10 点中 1–10 点目を表示
P1 · p01_fig01377×200px
MCP1703T-4002E/MC (DFN-8-EP(2x3)) — 250 mA, 16V, Low Quiescent Current LDO Regulator
250 mA, 16V, Low Quiescent Current LDO Regulator
P1 · p01_fig02P1
MCP1703T-4002E/MC (DFN-8-EP(2x3)) — Datasheet Page 1 (p01_fig02)
Datasheet Page 1 (p01_fig02)
P2 · p02_fig011327×1149px
MCP1703T-4002E/MC (DFN-8-EP(2x3)) — Functional Block Diagrams
Functional Block Diagrams
P2 · p02_fig021535×571px
MCP1703T-4002E/MC (DFN-8-EP(2x3)) — Typical Application Circuits
Typical Application Circuits
P14 · p14_fig011777×1417px
MCP1703T-4002E/MC (DFN-8-EP(2x3)) — 6.2 Power Calculations
6.2 Power Calculations
P14 · p14_fig021777×1540px
MCP1703T-4002E/MC (DFN-8-EP(2x3)) — FIGURE 6-1: Typical Application Circuit. 6.1.1 APPLICATION INPUT CONDITIONS
FIGURE 6-1: Typical Application Circuit. 6.1.1 APPLICATION INPUT CONDITIONS
P14 · p14_fig01P14
MCP1703T-4002E/MC (DFN-8-EP(2x3)) — Datasheet Page 14 (p14_fig01)
Datasheet Page 14 (p14_fig01)
P1 · p01_fig02PDF 内の全パッケージ
MCP1703T-4002E/MC (DFN-8-EP(2x3)) — © 2011 Microchip Technology Inc. DS22049F-page 1
© 2011 Microchip Technology Inc. DS22049F-page 1
P17 · p17_fig01PDF 内の全パッケージ
MCP1703T-4002E/MC (DFN-8-EP(2x3)) — © 2011 Microchip Technology Inc. DS22049F-page 17 | MCP1703 | 7.0 PACKAGING INFORMATION | 7.1 Package Marking Information | 3-Pin SOT-23A | XXNN | Standard Options for SOT-23A and SOT-89 | Extended Temp | Symbol Voltage * Symbol Voltage * |
© 2011 Microchip Technology Inc. DS22049F-page 17 | MCP1703 | 7.0 PACKAGING INFORMATION | 7.1 Package Marking Information | 3-Pin SOT-23A | XXNN | Standard Options for SOT-23A and SOT-89 | Extended Temp | Symbol Voltage * Symbol Voltage * |
P23 · p23_fig01PDF 内の全パッケージ
MCP1703T-4002E/MC (DFN-8-EP(2x3)) — MCP1703
MCP1703

電気仕様 & 部品詳細スペック (MCP1703T-4002E/MC)

データシートから自動抽出された機能概要、外形寸法、電源電圧範囲、周辺機能インターフェース (JA)
標準電子部品・コネクタ
詳細概要:MCP1703T-4002E/MC (DFN-8-EP(2x3)) は 8 ピンの標準電子部品・コネクタで、パッケージ外形は 3.00 × 2.00 × 0.80 mm（ピンピッチ e = 0.50 mm）です。動作電源電圧 2.7V to16.0V、動作温度範囲 -40°C to +125°C、Standard I/O / Passive インターフェースを内蔵しています。
動作電源電圧範囲V_CC / V_DD
2.7V to16.0V
電源ピンから 2mm 以内に 100nF + 10µF X7R パスコンを配置
動作周囲温度範囲T_A
-40°C to +125°C
工業用温度グレード；最大接合部温度 T_J(max) = +125°C
動作クロック・無線周波数f_CLK / f_RF
1 kHz
PDF データシート電気的特性より抽出
出力電流・消費電流定格I_OUT / I_CC
I_GPIO(max) = ±20 mA / pin | I_VDD(total) ≤ 150 mA
ピンあたりの絶対最大定格電流を厳守
パッケージ外形寸法 (D × E × A)D × E × A
3.00 × 2.00 × 0.80 mm (A1=0.03 mm)
パッケージ系列: DFN (DFN-8-EP(2x3))
ピン数・リードピッチN / e
8 Pins | Pitch e = 0.50 mm (19.7 mil)
IPC-7351B 中心間スパン C 準拠
内蔵ペリフェラルバスBuses
Standard I/O / Passive
回路図シンボル・2D フットプリント・3D モデル完全同期
リフロー実装・吸湿感度IPC / MSL
IPC-7351B Level B | J-STD-020 (ピーク 260°C) | MSL-3
サーマルパッドは 60% 分割ステンシル開口を推奨
エンジニアリング警告: 実装前にシルクスクリーンの 1 番ピン面取りマークを確認してください。
エンジニアリング警告: 放熱パッドは Ø0.3mm サーマルビアを介して GND プレーンへ確実に接続してください。

5点工業規格検証

ファイル出力前の自動幾何・電気チェック
5/5 合格
IEEE-315 シンボル9 ピン自動バス分類
OK
IPC-7351B フットプリント9 パッド · ピッチ 0.50mm
OK
IPC-7525 60% はんだペースト開口EPAD 1.40×1.30mm メッシュ分割
OK
DFM製造基準 (JLCPCB / PCBWay)最小パッド間隙: 0.25mm
OK
3D STEP AP214 & GLB座標原点完全一致 (0,0,0)
OK

実機検証 & コミュニティ技術レビュー

データシートから自動抽出された機能概要、外形寸法、電源電圧範囲、周辺機能インターフェース
5.00 PCB Verified
IPC-7351B

同系列ファミリー & 同一データシート部品 — MCP1703 (3)

同一データシートを共有するパッケージ違いやバリアントを選択

機械寸法 & ランドパターン (DFN-8-EP(2x3))

データシートから抽出・IPC-7351B 準拠標準化
mm
パッケージ外形 (D × E)Nominal
3.00 × 2.00 mm
全高 (A) & ピッチ (e)IPC-7351B
A=0.80mm · e=0.50mm
パッド寸法 (W × L)Level B
0.28 × 0.67 mm
ピン数 / 総パッド数Topology
9P / 9Pad (DUAL_ROW)

推奨周辺部品 (BOM) & ピン互換代替品 (Drop-in)

標準アプリケーション回路の受動部品および 1:1 ピン互換代替型番
DFM READY
部品記号 / 代替型番定数 / パッケージ役割 & PCB レイアウトルール
N/A
BOM
Per application circuit
DFN-8-EP(2x3)
定格負荷電流に応じた配線幅を確保し、IPC-2221 の絶縁沿面距離規格に準拠してください。

技術的なよくある質問 (FAQ) — MCP1703T-4002E/MC (DFN-8-EP(2x3))

ピン配置、IPC-7351B ランドパターン寸法、CAD 出力フォーマットに関する回答
IPC-7351B / IEEE-315

MCP1703T-4002E/MC (DFN-8-EP(2x3)) のピン配置 (Pinout) および電源電圧仕様は？

MICROCHIP 製 MCP1703T-4002E/MC (DFN-8-EP(2x3) パッケージ) は全 9 ピン構成で、ピンピッチは 0.50 mm、動作電源電圧範囲 VCC は 2.7V to16.0V です。主なピン：1 (V OUT: マルチプレクスI/O・ペリフェラル端子 V OUT (General)), 2 (VIN: 電源供給入力 (VIN — 2.7V to16.0V)), 3 (SHDN#: マルチプレクスI/O・ペリフェラル端子 SHDN# (General)), 4 (GND: グラウンド基準端子 (GND)), 5 (PWRGD: マルチプレクスI/O・ペリフェラル端子 PWRGD (General)), 6 (CDELAY: マルチプレクスI/O・ペリフェラル端子 CDELAY (General))。

MCP1703T-4002E/MC の IPC-7351B 準拠 PCB フットプリント寸法は？

データシート外形図および IPC-7351B Level B (標準密度) に基づき、MCP1703T-4002E/MC (DFN-8-EP(2x3)) の本体外形は 2.00 × 3.00 mm、ピッチ e = 0.50 mm、合計 9 パッドで構成されています（中央放熱パッド EPAD 1.40 × 1.30 mm、IPC-7525 60% 開口ペーストマスク付き）。

MCP1703T-4002E/MC の KiCad (.kicad_mod, .kicad_sym)、Fusion 360 (.lbr)、3D STEP モデルはどこでダウンロードできますか？

このページから CERN-OHL-P-2.0 ライセンスの下で検証済みの MCP1703T-4002E/MC (MICROCHIP, DFN-8-EP(2x3)) CAD ライブラリパッケージ（KiCad 8、Autodesk Fusion 360 / Eagle .lbr、3D STEP AP214 & WebGL GLB）を無料で直接ダウンロードできます。

静的リファレンス付録：ピン配置表 (9 ピン) & MCP1703 シリーズバリエーション静的テーブルを開く
ピン番号 (Pin #)信号名 (Signal Name)電気種別 (Type)機能説明 & 回路設計上の注意
1V OUTDigital_IO信号端子 V OUT（方向: I/O、電圧域: 2.7V to16.0V）。多重化オルタネート機能: V OUT。対応バス/インターフェース: General。
2VINPower_In2.7V to16.0V 電源ドメインで動作する正電源入力端子 (VIN、最大定格: 16.0V) です。
3SHDN#Digital_IO信号端子 SHDN#（方向: I/O、電圧域: 2.7V to16.0V）。多重化オルタネート機能: SHDN#。対応バス/インターフェース: General。
4GNDGND内部ロジック、I/Oドライバ、アナログ回路の共通帰路となる0Vグラウンド端子 (GND) です。
5PWRGDDigital_IO信号端子 PWRGD（方向: I/O、電圧域: 2.7V to16.0V）。多重化オルタネート機能: PWRGD。対応バス/インターフェース: General。
6CDELAYDigital_IO信号端子 CDELAY（方向: I/O、電圧域: 2.7V to16.0V）。多重化オルタネート機能: CDELAY。対応バス/インターフェース: General。
7NCNC信号端子 NC（方向: I/O、電圧域: 2.7V to16.0V）。多重化オルタネート機能: NC。対応バス/インターフェース: General。
8V INDigital_IO信号端子 V IN（方向: I/O、電圧域: 2.7V to16.0V）。多重化オルタネート機能: V IN。対応バス/インターフェース: General。
9EPGNDパッケージ底面の露出放熱パッド (EP)。基板への主要な放熱経路および低インダクタンスの0Vグラウンド帰路として機能します。
探索部品パッケージメーカーアップロード