MCP1703AT-5002E/MC (DFN-8-EP(2x3)) — Symbol, Footprint IPC-7351B & 3D STEP Model

MCP1703AT-5002E/MC

MICROCHIPID: C512180DFN-8-EP(2x3) · 9 引脚 · Pitch 0.50mmIPC-7351B Verified5.0 (0)
4D 同步交叉探测模式 (CROSS-PROBE)点击或悬停任意引脚,同时在原理图、PCB焊盘和3D模型上高亮展示
1. 原理图符号
U1 · MCP1703AT-5002E/MC (DFN-8-EP(2x3))1V OUT2NC3NC4GND5NC9EP8V IN7NC6NCGrid Pitch = 2.54mm (IEEE-315)-17.8-12.7-7.6-2.52.57.612.717.812.77.62.5-2.5-7.6-12.7mm
2. 2D封装焊盘
123456789E=2.00mm · Pitch e=0.50mmD=3.00mm-3-2-101233210-1-2-3mm
3. 3D实体模型
封装外形: 2.00mm × 3.00mm · 间距 Pitch: 0.50mm · 标尺网格步距: 1.00mm实时同步 <100ms

引脚定义三维联动 (Symbol / 2D / 3D) (9/9)

点击或悬停任意引脚,同时在原理图、PCB焊盘和3D模型上高亮展示
引脚符号类型功能说明 (ZH)
1V OUTI/O多功能复用 I/O 与外设引脚 V OUT (General)
2NCI/O多功能复用 I/O 与外设引脚 NC (General)
3NCI/O多功能复用 I/O 与外设引脚 NC (General)
4GNDGND电源参考地引脚 (GND)
5NCI/O多功能复用 I/O 与外设引脚 NC (General)
6NCI/O多功能复用 I/O 与外设引脚 NC (General)
7NCI/O多功能复用 I/O 与外设引脚 NC (General)
8V INI/O多功能复用 I/O 与外设引脚 V IN (General)
9EPGND底部裸露散热焊盘与接地端 (EP)
PIN 1 V OUT
I/O
多功能复用 I/O 与外设引脚 V OUT (General)
PCB布线建议: RegulatedVoltageOutput
IPC-7351B 焊接密度与跨距 C/G/Z 调整

规格书PDF在线浏览与工程图画廊 (6 标准工程图 + 20 提取细节图)

直接在页面内查阅原厂PDF文档,或点击图纸全屏放大查看细节
在新窗口打开PDF ↗阅读规格书PDF (.pdf)
PDF VIEWER原厂官方芯片数据手册: MCP1703AT-5002E/MC (MICROCHIP · DFN-8-EP(2x3))
可在下方嵌入阅读器中直接滚动翻页、Ctrl+F 搜索关键词或全屏放大
1. 3D真实封装照片级模型REPRESENTATIVE
MCP1703AT-5002E/MC (DFN-8-EP(2x3)) - 1. 3D真实封装照片级模型
高精度实体渲染放大 ›
2. 标准引脚分布图 (Top View)CLEANROOM PINOUT
MCP1703AT-5002E/MC (DFN-8-EP(2x3)) - 2. 标准引脚分布图 (Top View)
准确封装引脚分布 (9 引脚)放大 ›
3. 原厂规格书引脚图PDF PINOUT
MCP1703AT-5002E/MC (DFN-8-EP(2x3)) - 3. 原厂规格书引脚图
无损原始引脚图放大 ›
4. 封装机械外形图 (D×E×A)PACKAGE DIMENSIONS
MCP1703AT-5002E/MC (DFN-8-EP(2x3)) - 4. 封装机械外形图 (D×E×A)
DFN-8-EP(2x3) · 2.00×3.00mm · 节距 0.50mm放大 ›
5. 推荐PCB焊盘图LAND PATTERN
MCP1703AT-5002E/MC (DFN-8-EP(2x3)) - 5. 推荐PCB焊盘图
IPC-7351B 焊盘 (9 Pads)放大 ›
6. 典型应用原理图SCHEMATIC
MCP1703AT-5002E/MC (DFN-8-EP(2x3)) - 6. 典型应用原理图
Typical Application Schematic放大 ›
Datasheet 原始引脚图与技术图纸库 (20 张图纸 · 第 1/2 页)
显示第 1–12 张,共 20 张完整原图 (来自 MCP1703 系列)
P1 · p01_fig01377×200px
MCP1703AT-5002E/MC (DFN-8-EP(2x3)) — 250 mA, 16V, Low Quiescent Current LDO Regulator
250 mA, 16V, Low Quiescent Current LDO Regulator
P1 · p01_fig02867×1026px
MCP1703AT-5002E/MC (DFN-8-EP(2x3)) —  2012-2013 Microchip Technology Inc. DS20005122B-page 1
 2012-2013 Microchip Technology Inc. DS20005122B-page 1
P1 · p01_fig02P1
MCP1703AT-5002E/MC (DFN-8-EP(2x3)) — Datasheet Page 1 (p01_fig02)
Datasheet Page 1 (p01_fig02)
P2 · p02_fig011327×1149px
MCP1703AT-5002E/MC (DFN-8-EP(2x3)) — Functional Block Diagrams
Functional Block Diagrams
P2 · p02_fig021535×584px
MCP1703AT-5002E/MC (DFN-8-EP(2x3)) — Typical Application Circuits
Typical Application Circuits
P14 · p14_fig011777×1333px
MCP1703AT-5002E/MC (DFN-8-EP(2x3)) — IOUT = 50 mA maximum
IOUT = 50 mA maximum
P14 · p14_fig021777×1540px
MCP1703AT-5002E/MC (DFN-8-EP(2x3)) — FIGURE 6-1: Typical Application Circuit. 6.1.1 APPLICATION INPUT CONDITIONS
FIGURE 6-1: Typical Application Circuit. 6.1.1 APPLICATION INPUT CONDITIONS
P14 · p14_fig01P14
MCP1703AT-5002E/MC (DFN-8-EP(2x3)) — Datasheet Page 14 (p14_fig01)
Datasheet Page 14 (p14_fig01)
P17 · p17_fig08247×384px
MCP1703AT-5002E/MC (DFN-8-EP(2x3)) — 8-Lead DFN (2 x 3) Example:
8-Lead DFN (2 x 3) Example:
P17 · p17_fig09242×384px
MCP1703AT-5002E/MC (DFN-8-EP(2x3)) — 8-Lead DFN (2 x 3) Example:
8-Lead DFN (2 x 3) Example:
P17 · p17_fig08P17
MCP1703AT-5002E/MC (DFN-8-EP(2x3)) — Datasheet Page 17 (p17_fig08)
Datasheet Page 17 (p17_fig08)
P17 · p17_fig01PDF 内含全部封装
MCP1703AT-5002E/MC (DFN-8-EP(2x3)) —  2012-2013 Microchip Technology Inc. DS20005122B-page 17 | MCP1703A | 7.0 PACKAGING INFORMATION | 7.1 Package Marking Information | 3-Lead SOT-23A Example: | 3-Lead SOT-89 Example: | JG25 | Standard Options for SOT-23A | Symbol Voltage* Sy
 2012-2013 Microchip Technology Inc. DS20005122B-page 17 | MCP1703A | 7.0 PACKAGING INFORMATION | 7.1 Package Marking Information | 3-Lead SOT-23A Example: | 3-Lead SOT-89 Example: | JG25 | Standard Options for SOT-23A | Symbol Voltage* Sy
第 1 / 2 页 (共 20 张提取图纸)

电气参数与元器件规格详情 (MCP1703AT-5002E/MC)

基于规格书自动提取的功能描述、封装外形尺寸、工作电压范围及外设接口 (ZH)
标准电子与连接器元件
详细概述:MCP1703AT-5002E/MC (DFN-8-EP(2x3)) 是一款 8 引脚的标准电子与连接器元件,机械封装尺寸为 3.00 × 2.00 × 0.80 mm(引脚间距 e = 0.50 mm)。工作电压范围 2.7V to16.0V,工作温度 -40°C to +125°C,内置 Standard I/O / Passive 通信接口。
工作电源电压范围V_CC / V_DD
2.7V to16.0V
请在电源引脚 2mm 内布置 100nF + 10µF X7R 去耦电容
工作环境温度范围T_A
-40°C to +125°C
工业级温度规范;最高结温 T_J(max) = +125°C
时钟与射频工作频率f_CLK / f_RF
1 kHz
源自数据手册电气参数表
额定电流与功耗参数I_OUT / I_CC
I_GPIO(max) = ±20 mA / pin | I_VDD(total) ≤ 150 mA
请严格遵守单引脚最大电流限制
机械封装外廓尺寸D × E × A
3.00 × 2.00 × 0.80 mm (A1=0.03 mm)
封装类型:DFN (DFN-8-EP(2x3))
引脚总数与中心间距N / e
8 Pins | Pitch e = 0.50 mm (19.7 mil)
基于 IPC-7351B 中心距 C 数学归一化
内置外设与总线接口Buses
Standard I/O / Passive
与原理图符号、2D 焊盘及 3D 模型四向同步
回流焊与潮敏等级规范IPC / MSL
IPC-7351B Level B | J-STD-020 (峰值 260°C) | MSL-3
底部散热焊盘采用 60% 网格钢网开窗防气泡
工程安全警示: SMT 贴片前请核对丝印层第 1 引脚斜角标识。
工程安全警示: 底部散热焊盘需通过 Ø0.3mm 散热过孔阵列连接至内层完整 GND 铜皮。

5项工业标准验证

导出文件前自动执行几何与电气校验
5/5 全部通过
IEEE-315 原理图符号9 个引脚自动按总线分组
OK
IPC-7351B 封装焊盘9 个焊盘 · 节距 0.50mm
OK
IPC-7525 60% 钢网开窗EPAD 1.40×1.30mm 网格开窗
OK
DFM 可制造性规则 (JLCPCB / PCBWay)焊盘最小间距: 0.25mm
OK
3D STEP AP214 & GLB原点完全对齐 (0,0,0)
OK

实物验证与工程师技术评价

基于规格书自动提取的功能描述、封装外形尺寸、工作电压范围及外设接口
5.00 PCB Verified
IPC-7351B

同系列衍生型号与共享规格书器件 — MCP1703 (2)

选择同系列的其他封装版本或后缀型号

机械外形尺寸与焊盘 (Land Pattern) (DFN-8-EP(2x3))

由芯片数据手册提取并按 IPC-7351B 规范化
mm
封装本体尺寸 (D × E)Nominal
3.00 × 2.00 mm
封装高度 (A) 与引脚间距 (e)IPC-7351B
A=0.80mm · e=0.50mm
焊盘尺寸 (W × L)Level B
0.28 × 0.67 mm
引脚数 / 总焊盘数Topology
9P / 9Pad (DUAL_ROW)

推荐外围 BOM 器件与原位替代料号 (Drop-in)

标准应用电路伴随无源器件及引脚 1:1 兼容替代型号
DFM READY
位号 / 替代型号参数值 / 封装电路作用与 PCB 布局规则 (Layout Rule)
N/A
BOM
Per application circuit
DFN-8-EP(2x3)
按额定负载电流计算走线宽度,并遵循 IPC-2221 电气间隙规范。

工程技术常见问题 (FAQ) — MCP1703AT-5002E/MC (DFN-8-EP(2x3))

关于引脚定义、IPC-7351B 焊盘尺寸及 CAD 格式导出的快速解答
IPC-7351B / IEEE-315

MCP1703AT-5002E/MC (DFN-8-EP(2x3)) 的引脚排列 (Pinout) 与供电电压参数是什么?

MICROCHIP 生产的 MCP1703AT-5002E/MC 采用 DFN-8-EP(2x3) 封装,共 9 脚,引脚间距 0.50 mm,工作电压范围 VCC 2.7V to16.0V。主要引脚包括:1 (V OUT: 多功能复用 I/O 与外设引脚 V OUT (General)), 2 (NC: 多功能复用 I/O 与外设引脚 NC (General)), 3 (NC: 多功能复用 I/O 与外设引脚 NC (General)), 4 (GND: 电源参考地引脚 (GND)), 5 (NC: 多功能复用 I/O 与外设引脚 NC (General)), 6 (NC: 多功能复用 I/O 与外设引脚 NC (General))。

MCP1703AT-5002E/MC 的 IPC-7351B 标准 PCB 封装焊盘尺寸是多少?

依据数据手册机械尺寸及 IPC-7351B Level B (中等密度) 规范,MCP1703AT-5002E/MC (DFN-8-EP(2x3)) 本体轮廓为 2.00 × 3.00 mm,引脚间距 e = 0.50 mm,共计 9 个铜箔焊盘,附带中心散热焊盘 (EPAD) 1.40 × 1.30 mm (遵循 IPC-7525 60% 钢网开窗)。

哪里可以下载 MCP1703AT-5002E/MC 的 KiCad (.kicad_mod, .kicad_sym)、Fusion 360 (.lbr) 与 3D STEP 模型?

您可以在本页面免费下载基于 CERN-OHL-P-2.0 开源硬件协议且通过几何校验的 MCP1703AT-5002E/MC (MICROCHIP, DFN-8-EP(2x3)) 完整 CAD 库,包含 KiCad 8 封装、原理图符号、Fusion 360 / Eagle (.lbr) 以及 3D STEP AP214 / WebGL GLB 模型。

静态索引附录:引脚分配表 (9 脚) 与 MCP1703 系列同族变体展开静态数据表
引脚编号 (Pin #)信号名称 (Signal Name)电气类型 (Type)功能说明与 PCB 设计建议
1V OUTDigital_IO信号引脚 V OUT(方向:I/O,电压域:2.7V to16.0V)。复用功能 (Alternate Functions):V OUT。支持总线接口:General。
2NCNC信号引脚 NC(方向:I/O,电压域:2.7V to16.0V)。复用功能 (Alternate Functions):NC。支持总线接口:General。
3NCNC信号引脚 NC(方向:I/O,电压域:2.7V to16.0V)。复用功能 (Alternate Functions):NC。支持总线接口:General。
4GNDGND0V 接地回路引脚 (GND),用于芯片内部核心逻辑、I/O 驱动器及模拟电路参考地。
5NCNC信号引脚 NC(方向:I/O,电压域:2.7V to16.0V)。复用功能 (Alternate Functions):NC。支持总线接口:General。
6NCNC信号引脚 NC(方向:I/O,电压域:2.7V to16.0V)。复用功能 (Alternate Functions):NC。支持总线接口:General。
7NCNC信号引脚 NC(方向:I/O,电压域:2.7V to16.0V)。复用功能 (Alternate Functions):NC。支持总线接口:General。
8V INDigital_IO信号引脚 V IN(方向:I/O,电压域:2.7V to16.0V)。复用功能 (Alternate Functions):V IN。支持总线接口:General。
9EPGND芯片底部裸露散热焊盘 (EP),提供核心热量导出通道及低电感 0V 接地回路。