ChipDocs.org
⌘K
2284 部品PDFアップロード
KP40562SGA (SOP-8) — Symbol, Footprint IPC-7351B & 3D STEP Model

KP40562SGA

Kiwi InstrumentsID: C2844073SOP-8 · 8 ピン · Pitch 1.27mmIPC-7351B Verified5.0 (0)
4D 同期クロスプローブモード (CROSS-PROBE)ピンをクリックまたはホバーすると、シンボル、フットプリント、3Dモデル上で同時に強調表示されます
1. シンボル
U1 · KP40562SGA (SOP-8)1HV2VDD3GND4GND8DRAIN7DRAIN6DRAIN5DRAINGrid Pitch = 2.54mm (IEEE-315)-17.8-12.7-7.6-2.52.57.612.717.810.25.10-5.1-10.2mm
2. 2Dフットプリント
12345678E=3.90mm · Pitch e=1.27mmD=4.90mm-5-4-3-2-101234543210-1-2-3-4mm
3. 3Dモデル
パッケージ外形: 3.90mm × 4.90mm · ピッチ: 1.27mm · ルーラー目盛: 1.00mm同期完了 <100ms

同期ピン配置 (Symbol / 2D / 3D) (8/8)

ピンをクリックまたはホバーすると、シンボル、フットプリント、3Dモデル上で同時に強調表示されます
ピン記号種別機能説明 (JA)
1HVI/OマルチプレクスI/O・ペリフェラル端子 HV (General)
2VDDPower電源供給入力 (VDD — 3.3V / 5.0V Standard Logic)
3GNDGNDグラウンド基準端子 (GND)
4GNDGNDグラウンド基準端子 (GND)
5DRAINAnalogマルチプレクスI/O・ペリフェラル端子 DRAIN (General)
6DRAINAnalogマルチプレクスI/O・ペリフェラル端子 DRAIN (General)
7DRAINAnalogマルチプレクスI/O・ペリフェラル端子 DRAIN (General)
8DRAINAnalogマルチプレクスI/O・ペリフェラル端子 DRAIN (General)
PIN 1 HV
I/O
マルチプレクスI/O・ペリフェラル端子 HV (General)
設計上の注意点: Signal terminal HV (I/O, 3.3V / 5.0V Standard Logic domain). Multiplexed alternate functions: HV. Supported peripheral buses: General.
IPC-7351B はんだ付け密度 & スパン C/G/Z 設定

データシートPDF直接表示 & 技術図面ギャラリー (6 標準図面 + 8 抽出図面)

原本PDFを直接閲覧、または図面をクリックして全画面拡大
PDFを別ウィンドウで開く ↗PDFデータシート閲覧 (.pdf)
PDF VIEWERメーカー公式データシート: KP40562SGA (Kiwi Instruments · SOP-8)
下の埋め込み PDF ビューア内でスクロールやキーワード検索 (Ctrl+F) が可能です
1. 実装3D外観モデルREPRESENTATIVE
KP40562SGA (SOP-8) - 1. 実装3D外観モデル
高精度3Dソリッドモデル拡大 ›
2. 標準ピン配置図 (上面)CLEANROOM PINOUT
KP40562SGA (SOP-8) - 2. 標準ピン配置図 (上面)
パッケージ正規ピン配置 (8ピン)拡大 ›
3. 原本データシートピン図PDF PINOUT
KP40562SGA (SOP-8) - 3. 原本データシートピン図
無トリミングピン配置図拡大 ›
4. パッケージ外形寸法図 (D×E×A)PACKAGE DIMENSIONS
KP40562SGA (SOP-8) - 4. パッケージ外形寸法図 (D×E×A)
SOP-8 · 3.90×4.90mm · ピッチ 1.27mm拡大 ›
5. 推奨PCBフットプリントLAND PATTERN
KP40562SGA (SOP-8) - 5. 推奨PCBフットプリント
IPC-7351B パッド (8 Pads)拡大 ›
6. アプリケーション参考回路SCHEMATIC
KP40562SGA (SOP-8) - 6. アプリケーション参考回路
Typical Application Schematic拡大 ›
PDF データシート原本ピン配置・技術図面ライブラリ (8 点 · 1/1 ページ)
KP40562 シリーズの切り抜きなし原本図面 8 点中 1–8 点目を表示
P2 · p02_fig01パッケージ完全一致
KP40562SGA (SOP-8) — KP40562SGA 带快速关断功能的高性能副边同步整流开关
KP40562SGA 带快速关断功能的高性能副边同步整流开关
P2 · p02_fig02パッケージ完全一致
KP40562SGA (SOP-8) — SOP-8
SOP-8
P8 · p08_fig01パッケージ完全一致
KP40562SGA (SOP-8) — 必易确保以上信息准确可靠，同时保留在不发布任何通知的情况下对以上信息进行修改的权利。使用者在将 必易的产品整合到任何应用的过程中，应确保不侵犯第三方知识产权；未按以上信息所规定的应用条件和参 数进行使用所造成的损失，必易不负任何法律责任。
必易确保以上信息准确可靠，同时保留在不发布任何通知的情况下对以上信息进行修改的权利。使用者在将 必易的产品整合到任何应用的过程中，应确保不侵犯第三方知识产权；未按以上信息所规定的应用条件和参 数进行使用所造成的损失，必易不负任何法律责任。
P1 · p01_fig011914×2151px
KP40562SGA (SOP-8) — 带快速关断功能的高性能副边同步整流开关
带快速关断功能的高性能副边同步整流开关
P1 · p01_fig01P1
KP40562SGA (SOP-8) — Datasheet Page 1 (p01_fig01)
Datasheet Page 1 (p01_fig01)
P2 · p02_fig02P2
KP40562SGA (SOP-8) — Datasheet Page 2 (p02_fig02)
Datasheet Page 2 (p02_fig02)
P3 · p03_fig011864×2686px
KP40562SGA (SOP-8) — Preliminary Datasheet www.kiwiinst.com 3 DS_KP40562SGA_REV1.0_CN ©Kiwi Instruments Corp. Confidential
Preliminary Datasheet www.kiwiinst.com 3 DS_KP40562SGA_REV1.0_CN ©Kiwi Instruments Corp. Confidential
P8 · p08_fig01P8
KP40562SGA (SOP-8) — Datasheet Page 8 (p08_fig01)
Datasheet Page 8 (p08_fig01)

電気仕様 & 部品詳細スペック (KP40562SGA)

データシートから自動抽出された機能概要、外形寸法、電源電圧範囲、周辺機能インターフェース (JA)
標準電子部品・コネクタ
詳細概要:KP40562SGA (SOP-8) は 8 ピンの標準電子部品・コネクタで、パッケージ外形は 4.90 × 3.90 × 1.75 mm（ピンピッチ e = 1.27 mm）です。動作電源電圧 1.8V ~ 5.5V (Theo Datasheet)、動作温度範囲 -40°C ~ +85°C (Industrial Grade)、USB インターフェースを内蔵しています。
動作電源電圧範囲V_CC / V_DD
1.8V ~ 5.5V (Theo Datasheet)
電源ピンから 2mm 以内に 100nF + 10µF X7R パスコンを配置
動作周囲温度範囲T_A
-40°C ~ +85°C (Industrial Grade)
工業用温度グレード；最大接合部温度 T_J(max) = +125°C
動作クロック・無線周波数f_CLK / f_RF
100kHz
PDF データシート電気的特性より抽出
出力電流・消費電流定格I_OUT / I_CC
I_GPIO(max) = ±20 mA / pin | I_VDD(total) ≤ 150 mA
ピンあたりの絶対最大定格電流を厳守
パッケージ外形寸法 (D × E × A)D × E × A
4.90 × 3.90 × 1.75 mm (A1=0.15 mm)
パッケージ系列: SOP (SOP-8)
ピン数・リードピッチN / e
8 Pins | Pitch e = 1.27 mm (50.0 mil)
IPC-7351B 中心間スパン C 準拠
内蔵ペリフェラルバスBuses
USB
回路図シンボル・2D フットプリント・3D モデル完全同期
リフロー実装・吸湿感度IPC / MSL
IPC-7351B Level B | J-STD-020 (ピーク 260°C) | MSL-3
サーマルパッドは 60% 分割ステンシル開口を推奨
エンジニアリング警告: 実装前にシルクスクリーンの 1 番ピン面取りマークを確認してください。
エンジニアリング警告: 放熱パッドは Ø0.3mm サーマルビアを介して GND プレーンへ確実に接続してください。

5点工業規格検証

ファイル出力前の自動幾何・電気チェック
5/5 合格
IEEE-315 シンボル8 ピン自動バス分類
OK
IPC-7351B フットプリント8 パッド · ピッチ 1.27mm
OK
IPC-7525 60% はんだペースト開口リフロー標準 1:1
OK
DFM製造基準 (JLCPCB / PCBWay)最小パッド間隙: 0.25mm
OK
3D STEP AP214 & GLB座標原点完全一致 (0,0,0)
OK

実機検証 & コミュニティ技術レビュー

データシートから自動抽出された機能概要、外形寸法、電源電圧範囲、周辺機能インターフェース
5.00 PCB Verified

機械寸法 & ランドパターン (SOP-8)

データシートから抽出・IPC-7351B 準拠標準化
mm
パッケージ外形 (D × E)Nominal
4.90 × 3.90 mm
全高 (A) & ピッチ (e)IPC-7351B
A=1.75mm · e=1.27mm
パッド寸法 (W × L)Level B
0.60 × 1.55 mm
ピン数 / 総パッド数Topology
8P / 8Pad (DUAL_ROW)

推奨周辺部品 (BOM) & ピン互換代替品 (Drop-in)

標準アプリケーション回路の受動部品および 1:1 ピン互換代替型番
DFM READY
部品記号 / 代替型番定数 / パッケージ役割 & PCB レイアウトルール
N/A
BOM
応用回路に準拠
SOP-8
定格負荷電流に応じた配線幅を確保し、IPC-2221 の絶縁沿面距離規格に準拠してください。

技術的なよくある質問 (FAQ) — KP40562SGA (SOP-8)

ピン配置、IPC-7351B ランドパターン寸法、CAD 出力フォーマットに関する回答
IPC-7351B / IEEE-315

KP40562SGA (SOP-8) のピン配置 (Pinout) および電源電圧仕様は？

Kiwi Instruments 製 KP40562SGA (SOP-8 パッケージ) は全 8 ピン構成で、ピンピッチは 1.27 mm です。主なピン：1 (HV: マルチプレクスI/O・ペリフェラル端子 HV (General)), 2 (VDD: 電源供給入力 (VDD — 3.3V / 5.0V Standard Logic)), 3 (GND: グラウンド基準端子 (GND)), 4 (GND: グラウンド基準端子 (GND)), 5 (DRAIN: マルチプレクスI/O・ペリフェラル端子 DRAIN (General)), 6 (DRAIN: マルチプレクスI/O・ペリフェラル端子 DRAIN (General))。

KP40562SGA の IPC-7351B 準拠 PCB フットプリント寸法は？

データシート外形図および IPC-7351B Level B (標準密度) に基づき、KP40562SGA (SOP-8) の本体外形は 3.90 × 4.90 mm、ピッチ e = 1.27 mm、合計 8 パッドで構成されています。

KP40562SGA の KiCad (.kicad_mod, .kicad_sym)、Fusion 360 (.lbr)、3D STEP モデルはどこでダウンロードできますか？

このページから CERN-OHL-P-2.0 ライセンスの下で検証済みの KP40562SGA (Kiwi Instruments, SOP-8) CAD ライブラリパッケージ（KiCad 8、Autodesk Fusion 360 / Eagle .lbr、3D STEP AP214 & WebGL GLB）を無料で直接ダウンロードできます。

静的リファレンス付録：ピン配置表 (8 ピン) & KP40562 シリーズバリエーション静的テーブルを開く
ピン番号 (Pin #)信号名 (Signal Name)電気種別 (Type)機能説明 & 回路設計上の注意
1HVDigital_IO信号端子 HV（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: HV。対応バス/インターフェース: General。
2VDDPower_In3.3V / 5.0V Standard Logic 電源ドメインで動作する正電源入力端子 (VDD、最大定格: 5.5V) です。
3GNDGND内部ロジック、I/Oドライバ、アナログ回路の共通帰路となる0Vグラウンド端子 (GND) です。
4GNDGND内部ロジック、I/Oドライバ、アナログ回路の共通帰路となる0Vグラウンド端子 (GND) です。
5DRAINAnalog信号端子 DRAIN（方向: Analog、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: DRAIN。対応バス/インターフェース: General。
6DRAINAnalog信号端子 DRAIN（方向: Analog、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: DRAIN。対応バス/インターフェース: General。
7DRAINAnalog信号端子 DRAIN（方向: Analog、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: DRAIN。対応バス/インターフェース: General。
8DRAINAnalog信号端子 DRAIN（方向: Analog、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: DRAIN。対応バス/インターフェース: General。
探索部品パッケージメーカーアップロード