KP12654FDP (DIP-7) — Symbol, Footprint IPC-7351B & 3D STEP Model

KP12654FDP

Kiwi InstrumentsID: C2692382DIP-7 · 7 Pins · Pitch 2.54mmIPC-7351B Verified5.0 (0)
SYNCHRONISIERTER 4D-CROSS-PROBE-MODUSKlicken oder berühren Sie einen Pin, um ihn zeitgleich in Symbol, Footprint und 3D hervorzuheben
1. SCHALTPLANSYMBOL
U1 · KP12654FDP (DIP-7)1ROVP2GND3NC4HVDD7CS6Drain5DrainGrid Pitch = 2.54mm (IEEE-315)-17.8-12.7-7.6-2.52.57.612.717.810.25.10-5.1-10.2mm
2. 2D-FOOTPRINT
1234567E=9.20mm · Pitch e=2.54mmD=6.40mm-7-5-3-113577531-1-3-5-7mm
3. 3D-MODELL
Gehäusekörper: 9.20mm × 6.40mm · Raster: 2.54mm · Linealschritt: 1.00mmSynchronisiert <100ms

Synchronisierte Pinbelegung (Symbol / 2D / 3D) (7/7)

Klicken oder berühren Sie einen Pin, um ihn zeitgleich in Symbol, Footprint und 3D hervorzuheben
PinSymbolTypFunktionsbeschreibung (DE)
1ROVPI/OMultiplex-I/O- & Peripherie-Pin ROVP (General)
2GNDGNDMasseanschluss (GND)
3NCI/OMultiplex-I/O- & Peripherie-Pin NC (General)
4HVDDPowerVersorgungsspannungseingang (HVDD — 3.3V / 5.0V Standard Logic)
5DrainAnalogMultiplex-I/O- & Peripherie-Pin Drain (General)
6DrainAnalogMultiplex-I/O- & Peripherie-Pin Drain (General)
7CSI/OMultiplex-I/O- & Peripherie-Pin CS (General)
PIN 1 ROVP
I/O
Multiplex-I/O- & Peripherie-Pin ROVP (General)
Designhinweis: Signal terminal ROVP (I/O, 3.3V / 5.0V Standard Logic domain). Multiplexed alternate functions: ROVP. Supported peripheral buses: General.
IPC-7351B Lötdichte & Spannweite C/G/Z Konfigurator

Live-PDF-Datenblatt-Viewer & Technische Zeichnungen (6 Standardzeichnungen + 12 Extrahierte Abbildungen)

Original-Datenblatt direkt im Browser lesen oder Zeichnungen im Vollbildmodus vergrößern
PDF in neuem Fenster öffnen ↗PDF-Datenblatt lesen (.pdf)
PDF VIEWEROffizielles Datenblatt: KP12654FDP (Kiwi Instruments · DIP-7)
Im eingebetteten PDF-Viewer unten scrollen, suchen (Strg+F) oder vergrößern
1. Reales 3D-GehäusemodellREPRESENTATIVE
KP12654FDP (DIP-7) - 1. Reales 3D-Gehäusemodell
Detaillierter 3D-VolumenkörperVergrößern ›
2. Standard-Pinbelegung (Draufsicht)CLEANROOM PINOUT
KP12654FDP (DIP-7) - 2. Standard-Pinbelegung (Draufsicht)
Konforme Pinanordnung (7 Pins)Vergrößern ›
3. Original-Datenblatt-PinoutPDF PINOUT
KP12654FDP (DIP-7) - 3. Original-Datenblatt-Pinout
Unbeschnittenes DatenblattdiagrammVergrößern ›
4. Gehäuseabmessungen (D×E×A)PACKAGE DIMENSIONS
KP12654FDP (DIP-7) - 4. Gehäuseabmessungen (D×E×A)
DIP-7 · 9.20×6.40mm · Raster 2.54mmVergrößern ›
5. Empfohlener PCB-FootprintLAND PATTERN
KP12654FDP (DIP-7) - 5. Empfohlener PCB-Footprint
IPC-7351B Land Pattern (7 Pads)Vergrößern ›
6. Typische ApplikationsschaltungSCHEMATIC
KP12654FDP (DIP-7) - 6. Typische Applikationsschaltung
Typical Application SchematicVergrößern ›
Originale Datenblatt-Pinouts & Technische Zeichnungen (12 Abb. · Seite 1/1)
Zeige 1–12 von 12 unbeschnittenen Originalzeichnungen für KP12654
P2 · p02_fig01EXAKTES GEHÄUSE
KP12654FDP (DIP-7) — KP1265XF 降压型高功率因数LED 恒流功率开关 | 管脚封装 | SOP-7 SOP-7 SOP-7 | DIP-7 DIP-7 | 产品标记 | KP12652FSP | XXXXXX | YWWZZ | 1 2 3 4 | 7 6 5 | XXXXXX:晶圆批次 Y:年份代码 WW:周代码,01-52 ZZ:流水码,01-99 或 A0-ZZ | KP12653FSP | XXXXXX | YWWZZ | 1 2 3 4 | 7 6 5 | XXXXXX:晶圆批次
KP1265XF 降压型高功率因数LED 恒流功率开关 | 管脚封装 | SOP-7 SOP-7 SOP-7 | DIP-7 DIP-7 | 产品标记 | KP12652FSP | XXXXXX | YWWZZ | 1 2 3 4 | 7 6 5 | XXXXXX:晶圆批次 Y:年份代码 WW:周代码,01-52 ZZ:流水码,01-99 或 A0-ZZ | KP12653FSP | XXXXXX | YWWZZ | 1 2 3 4 | 7 6 5 | XXXXXX:晶圆批次
P2 · p02_fig05EXAKTES GEHÄUSE
KP12654FDP (DIP-7) — DIP-7 DIP-7
DIP-7 DIP-7
P2 · p02_fig06EXAKTES GEHÄUSE
KP12654FDP (DIP-7) — DIP-7 DIP-7
DIP-7 DIP-7
P3 · p03_fig01EXAKTES GEHÄUSE
KP12654FDP (DIP-7) — KP1265XF 降压型高功率因数LED 恒流功率开关 | 典型功率表 | 产品型号 封装 | 最大输出电流 | (90-265Vac) | 36V 输出 72V 输出 | KP12652FSP SOP-7 250mA 200mA | KP12653FSP SOP-7 350mA 260mA | KP12654FSP SOP-7 420mA 300mA | KP12653FDP DIP-7 400mA 300mA | KP12654FDP DIP-7 500mA 350mA
KP1265XF 降压型高功率因数LED 恒流功率开关 | 典型功率表 | 产品型号 封装 | 最大输出电流 | (90-265Vac) | 36V 输出 72V 输出 | KP12652FSP SOP-7 250mA 200mA | KP12653FSP SOP-7 350mA 260mA | KP12654FSP SOP-7 420mA 300mA | KP12653FDP DIP-7 400mA 300mA | KP12654FDP DIP-7 500mA 350mA
P8 · p08_fig01EXAKTES GEHÄUSE
KP12654FDP (DIP-7) — 必易微确保以上信息准确可靠,同时保留在不发布任何通知的情况下对以上信息进行修改的权利。 使用者在 将必易微的产品整合到任何应用的过程中,应确保不侵犯第三方知识产权;未按以上信息所规定的应用条件 和参数进行使用所造成的损失,必易微不负任何法律责任。
必易微确保以上信息准确可靠,同时保留在不发布任何通知的情况下对以上信息进行修改的权利。 使用者在 将必易微的产品整合到任何应用的过程中,应确保不侵犯第三方知识产权;未按以上信息所规定的应用条件 和参数进行使用所造成的损失,必易微不负任何法律责任。
P1 · p01_fig011875×2246px
KP12654FDP (DIP-7) — 降压型高功率因数 LED 恒流功率开关
降压型高功率因数 LED 恒流功率开关
P1 · p01_fig01P1
KP12654FDP (DIP-7) — Datasheet Page 1 (p01_fig01)
Datasheet Page 1 (p01_fig01)
P2 · p02_fig05P2
KP12654FDP (DIP-7) — Datasheet Page 2 (p02_fig05)
Datasheet Page 2 (p02_fig05)
P2 · p02_fig02Alle Gehäuse im PDF
KP12654FDP (DIP-7) — SOP-7 SOP-7 SOP-7
SOP-7 SOP-7 SOP-7
P2 · p02_fig03Alle Gehäuse im PDF
KP12654FDP (DIP-7) — SOP-7 SOP-7 SOP-7
SOP-7 SOP-7 SOP-7
P2 · p02_fig04Alle Gehäuse im PDF
KP12654FDP (DIP-7) — SOP-7 SOP-7 SOP-7
SOP-7 SOP-7 SOP-7
P7 · p07_fig01Alle Gehäuse im PDF
KP12654FDP (DIP-7) — www.kiwiinst.com 7 DS_KP1265XF_REV1.0_CN ©Kiwi Instruments Corp. Confidential
www.kiwiinst.com 7 DS_KP1265XF_REV1.0_CN ©Kiwi Instruments Corp. Confidential

Elektrische Spezifikationen & Bauteildetails (KP12654FDP)

Automatisch aus dem Datenblatt extrahierte Funktionsbeschreibung, Abmessungen, Betriebsspannungsbereich und Schnittstellen (DE)
Standard-Elektronik- & Steckverbinderbauteil
Detaillierte Übersicht:KP12654FDP (DIP-7) ist ein 7-poliges Standard-Elektronik- & Steckverbinderbauteil mit den Gehäuseabmessungen 7.08 × 6.35 × 4.20 mm (Pin-Raster e = 2.54 mm). Ausgelegt für 1.8V ~ 5.5V (Theo Datasheet) Versorgungsspannung, -40°C ~ +85°C (Industrial Grade) Temperaturbereich und Standard I/O / Passive Schnittstellen.
BetriebsversorgungsspannungV_CC / V_DD
1.8V ~ 5.5V (Theo Datasheet)
100nF + 10µF X7R Stützkondensatoren < 2mm am Versorgungspin platzieren
UmgebungstemperaturbereichT_A
-40°C ~ +85°C (Industrial Grade)
Industrieller Temperaturbereich; T_J(max) = +125°C
Takt- & Funkfrequenzf_CLK / f_RF
7kHz
Aus offiziellen PDF-Datenblatttabellen extrahiert
Strom- & LeistungsdatenI_OUT / I_CC
I_GPIO(max) = ±20 mA / pin | I_VDD(total) ≤ 150 mA
Maximal zulässigen Pin-Strom beachten
Gehäuseabmessungen (D × E × A)D × E × A
7.08 × 6.35 × 4.20 mm (A1=0.51 mm)
Gehäusefamilie: DIP (DIP-7)
Pinanzahl & RastermaßN / e
7 Pins | Pitch e = 2.54 mm (100.0 mil)
Nach IPC-7351B Mittenabstand C normalisiert
Integrierte BusschnittstellenBuses
Standard I/O / Passive
4-Wege-Synchronisation (Symbol ↔ Pinout ↔ 2D ↔ 3D)
Lötprofil & FeuchteempfindlichkeitIPC / MSL
IPC-7351B Level B | J-STD-020 (Peak 260°C) | MSL-3
60% Pastenmasken-Segmentierung auf dem Thermal-Pad
Technischer Sicherheitshinweis: Vor der SMT-Bestückung die Pin-1-Markierung auf dem Bestückungsdruck prüfen.
Technischer Sicherheitshinweis: Thermal-Pad über Ø0.3mm Thermodurchkontaktierungen niederimpedant an die GND-Lage anbinden.

5-Punkte-Industriestandardprüfung

Automatische Geometrie- und Regelprüfung vor dem Dateiexport
5/5 BESTANDEN
IEEE-315 Symbol7 Pins automatisch nach Bussen gruppiert
OK
IPC-7351B Footprint7 Pads · Raster 2.54mm
OK
IPC-7525 60% LotpastenfensterReflow 1:1 Standard
OK
DFM-Fertigungsregeln (JLCPCB / PCBWay)Min. Pad-Abstand: 0.25mm
OK
3D STEP AP214 & GLBKoordinatenursprung deckungsgleich (0,0,0)
OK

Praxisverifikation & Ingenieurbewertungen

Automatisch aus dem Datenblatt extrahierte Funktionsbeschreibung, Abmessungen, Betriebsspannungsbereich und Schnittstellen
5.00 PCB Verified

Mechanische Abmessungen & Land Pattern (DIP-7)

Aus dem Datenblatt extrahiert & nach IPC-7351B normiert
mm
Gehäusekörper (D × E)Nominal
9.20 × 6.40 mm
Höhe (A) & Raster (e)IPC-7351B
A=4.20mm · e=2.54mm
Pad-Abmessungen (W × L)Level B
1.60 × 1.60 mm
Pins / Gesamt-PadsTopology
7P / 7Pad (THT_DIP)

Empfohlene Peripherie-BOM & Pin-kompatible Ersatztypen (Drop-in)

Passive Begleitbauteile gemäß Referenzschaltung sowie 1:1 pin-kompatible Alternativen
DFM READY
Bauteilbezeichner / Ersatz-MPNWert / GehäuseFunktion & PCB-Layout-Regel
N/A
BOM
Gemäß Applikationsschaltung
DIP-7
Leiterbahnbreiten für Nennstrom dimensionieren und IPC-2221 Isolationsabstände einhalten.

Häufig gestellte technische Fragen (FAQ) — KP12654FDP (DIP-7)

Schnellantworten zu Pinbelegung, IPC-7351B Land-Pattern-Abmessungen und CAD-Exportformaten
IPC-7351B / IEEE-315

Wie lautet die Pinbelegung (Pinout) und Versorgungsspannung des KP12654FDP (DIP-7)?

Das Bauteil KP12654FDP von Kiwi Instruments im DIP-7-Gehäuse besitzt 7 Pins mit einem Rastermaß (Pitch) von 2.54 mm. Wichtige Pins: 1 (ROVP: Multiplex-I/O- & Peripherie-Pin ROVP (General)), 2 (GND: Masseanschluss (GND)), 3 (NC: Multiplex-I/O- & Peripherie-Pin NC (General)), 4 (HVDD: Versorgungsspannungseingang (HVDD — 3.3V / 5.0V Standard Logic)), 5 (Drain: Multiplex-I/O- & Peripherie-Pin Drain (General)), 6 (Drain: Multiplex-I/O- & Peripherie-Pin Drain (General)).

Welche IPC-7351B Land-Pattern-Abmessungen hat der KP12654FDP?

Gemäß Datenblatt und IPC-7351B (Density Level B Nominal) betragen die Gehäusemaße des KP12654FDP (DIP-7) 6.40 × 9.20 mm bei einem Pitch e = 2.54 mm und 7 Kupfer-Pads.

Wo können KiCad (.kicad_mod, .kicad_sym), Fusion 360 (.lbr) und 3D-STEP-Modelle für KP12654FDP heruntergeladen werden?

Auf dieser Seite können Sie das vollständig verifizierte CAD-Bibliothekspaket für KP12654FDP (Kiwi Instruments, DIP-7) unter der Open-Hardware-Lizenz CERN-OHL-P-2.0 kostenlos herunterladen: KiCad 8 Footprint (.kicad_mod), Schaltplansymbol (.kicad_sym), Fusion 360 / Eagle (.lbr) und 3D STEP AP214 / WebGL GLB.

Statischer Referenzanhang: Pinbelegungstabelle (7 Pins) & KP12654 VariantenStatische Tabelle aufklappen
Pin-Nr.SignalnameElektrischer TypFunktionsbeschreibung & Schaltungshinweise
1ROVPDigital_IOSignalanschluss ROVP (Richtung: I/O, Spannungsbereich: 3.3V / 5.0V Standard Logic). Alternative Multiplex-Funktionen: ROVP. Unterstützte Bus-Schnittstellen: General.
2GNDGNDElektrischer 0V-Masserückführungsanschluss (GND) für Kernlogik, I/O-Treiber und Analogblöcke.
3NCNCSignalanschluss NC (Richtung: I/O, Spannungsbereich: 3.3V / 5.0V Standard Logic). Alternative Multiplex-Funktionen: NC. Unterstützte Bus-Schnittstellen: General.
4HVDDPower_InPositiver Versorgungseingang (HVDD) im Spannungsbereich 3.3V / 5.0V Standard Logic (Max. 5.5V).
5DrainAnalogSignalanschluss Drain (Richtung: Analog, Spannungsbereich: 3.3V / 5.0V Standard Logic). Alternative Multiplex-Funktionen: Drain. Unterstützte Bus-Schnittstellen: General.
6DrainAnalogSignalanschluss Drain (Richtung: Analog, Spannungsbereich: 3.3V / 5.0V Standard Logic). Alternative Multiplex-Funktionen: Drain. Unterstützte Bus-Schnittstellen: General.
7CSDigital_IOSignalanschluss CS (Richtung: I/O, Spannungsbereich: 3.3V / 5.0V Standard Logic). Alternative Multiplex-Funktionen: CS. Unterstützte Bus-Schnittstellen: General.