SOP-8 · 8P
同期ピン配置 (Symbol / 2D / 3D) (8/8)
ピンをクリックまたはホバーすると、シンボル、フットプリント、3Dモデル上で同時に強調表示されます| ピン | 記号 | 種別 | 機能説明 (JA) |
|---|---|---|---|
| 1 | COMP | I/O | マルチプレクスI/O・ペリフェラル端子 COMP (General) |
| 2 | GND | GND | グラウンド基準端子 (GND) |
| 3 | VDD | Power | 電源供給入力 (VDD — 3.3V / 5.0V Standard Logic) |
| 4 | FB | I/O | マルチプレクスI/O・ペリフェラル端子 FB (General) |
| 5 | CS | I/O | マルチプレクスI/O・ペリフェラル端子 CS (General) |
| 6 | GATE | I/O | マルチプレクスI/O・ペリフェラル端子 GATE (General) |
| 7 | NC | I/O | マルチプレクスI/O・ペリフェラル端子 NC (General) |
| 8 | HV | I/O | マルチプレクスI/O・ペリフェラル端子 HV (General) |
PIN 1 COMP
I/OマルチプレクスI/O・ペリフェラル端子 COMP (General)
設計上の注意点: Signal terminal COMP (I/O, 3.3V / 5.0V Standard Logic domain). Multiplexed alternate functions: COMP. Supported peripheral buses: General.
IPC-7351B はんだ付け密度 & スパン C/G/Z 設定
データシートPDF直接表示 & 技術図面ギャラリー (6 標準図面 + 8 抽出図面)
原本PDFを直接閲覧、または図面をクリックして全画面拡大1. 実装3D外観モデルREPRESENTATIVE
高精度3Dソリッドモデル拡大 ›
2. 標準ピン配置図 (上面)CLEANROOM PINOUT
パッケージ正規ピン配置 (8ピン)拡大 ›
3. 原本データシートピン図PDF PINOUT
無トリミングピン配置図拡大 ›
4. パッケージ外形寸法図 (D×E×A)PACKAGE DIMENSIONS
SOP-8 · 3.90×4.90mm · ピッチ 1.27mm拡大 ›
5. 推奨PCBフットプリントLAND PATTERN
IPC-7351B パッド (8 Pads)拡大 ›
6. アプリケーション参考回路SCHEMATIC
Typical Application Schematic拡大 ›
PDF データシート原本ピン配置・技術図面ライブラリ (8 点 · 1/1 ページ)
KP106 シリーズの切り抜きなし原本図面 8 点中 1–8 点目を表示
P1 · p01_fig01パッケージ完全一致
P2 · p02_fig01パッケージ完全一致
P2 · p02_fig02パッケージ完全一致
P3 · p03_fig01パッケージ完全一致
P6 · p06_fig01パッケージ完全一致
P1 · p01_fig01P1
P2 · p02_fig02P2
P6 · p06_fig01P6
電気仕様 & 部品詳細スペック (KP106NSPA)
データシートから自動抽出された機能概要、外形寸法、電源電圧範囲、周辺機能インターフェース (JA)詳細概要:KP106NSPA (SOP-8) は 8 ピンの標準電子部品・コネクタで、パッケージ外形は 4.90 × 3.90 × 1.75 mm（ピンピッチ e = 1.27 mm）です。動作電源電圧 1.8V ~ 5.5V (Theo Datasheet)、動作温度範囲 -40°C ~ +85°C (Industrial Grade)、Standard I/O / Passive インターフェースを内蔵しています。
動作電源電圧範囲V_CC / V_DD
1.8V ~ 5.5V (Theo Datasheet)
電源ピンから 2mm 以内に 100nF + 10µF X7R パスコンを配置
動作周囲温度範囲T_A
-40°C ~ +85°C (Industrial Grade)
工業用温度グレード；最大接合部温度 T_J(max) = +125°C
動作クロック・無線周波数f_CLK / f_RF
DC / Broadband Passive
PDF データシート電気的特性より抽出
出力電流・消費電流定格I_OUT / I_CC
I_GPIO(max) = ±20 mA / pin | I_VDD(total) ≤ 150 mA
ピンあたりの絶対最大定格電流を厳守
パッケージ外形寸法 (D × E × A)D × E × A
4.90 × 3.90 × 1.75 mm (A1=0.15 mm)
パッケージ系列: SOP (SOP-8)
ピン数・リードピッチN / e
8 Pins | Pitch e = 1.27 mm (50.0 mil)
IPC-7351B 中心間スパン C 準拠
内蔵ペリフェラルバスBuses
Standard I/O / Passive
回路図シンボル・2D フットプリント・3D モデル完全同期
リフロー実装・吸湿感度IPC / MSL
IPC-7351B Level B | J-STD-020 (ピーク 260°C) | MSL-3
サーマルパッドは 60% 分割ステンシル開口を推奨
エンジニアリング警告: 実装前にシルクスクリーンの 1 番ピン面取りマークを確認してください。
エンジニアリング警告: 放熱パッドは Ø0.3mm サーマルビアを介して GND プレーンへ確実に接続してください。
5点工業規格検証
ファイル出力前の自動幾何・電気チェックIEEE-315 シンボル8 ピン自動バス分類
IPC-7351B フットプリント8 パッド · ピッチ 1.27mm
IPC-7525 60% はんだペースト開口リフロー標準 1:1
DFM製造基準 (JLCPCB / PCBWay)最小パッド間隙: 0.25mm
3D STEP AP214 & GLB座標原点完全一致 (0,0,0)
実機検証 & コミュニティ技術レビュー
データシートから自動抽出された機能概要、外形寸法、電源電圧範囲、周辺機能インターフェース5.00 PCB Verified
IPC-7351B
同一データシートを共有するパッケージ違いやバリアントを選択同系列ファミリー & 同一データシート部品 — KP106 (2)
SOP-8 · 8P
機械寸法 & ランドパターン (SOP-8)
データシートから抽出・IPC-7351B 準拠標準化パッケージ外形 (D × E)Nominal
4.90 × 3.90 mm
全高 (A) & ピッチ (e)IPC-7351B
A=1.75mm · e=1.27mm
パッド寸法 (W × L)Level B
0.60 × 1.55 mm
ピン数 / 総パッド数Topology
8P / 8Pad (DUAL_ROW)
推奨周辺部品 (BOM) & ピン互換代替品 (Drop-in)
標準アプリケーション回路の受動部品および 1:1 ピン互換代替型番| 部品記号 / 代替型番 | 定数 / パッケージ | 役割 & PCB レイアウトルール |
|---|---|---|
| N/A BOM | 応用回路に準拠 SOP-8 | 定格負荷電流に応じた配線幅を確保し、IPC-2221 の絶縁沿面距離規格に準拠してください。 |
技術的なよくある質問 (FAQ) — KP106NSPA (SOP-8)
ピン配置、IPC-7351B ランドパターン寸法、CAD 出力フォーマットに関する回答KP106NSPA (SOP-8) のピン配置 (Pinout) および電源電圧仕様は？
Kiwi Instruments 製 KP106NSPA (SOP-8 パッケージ) は全 8 ピン構成で、ピンピッチは 1.27 mm です。主なピン：1 (COMP: マルチプレクスI/O・ペリフェラル端子 COMP (General)), 2 (GND: グラウンド基準端子 (GND)), 3 (VDD: 電源供給入力 (VDD — 3.3V / 5.0V Standard Logic)), 4 (FB: マルチプレクスI/O・ペリフェラル端子 FB (General)), 5 (CS: マルチプレクスI/O・ペリフェラル端子 CS (General)), 6 (GATE: マルチプレクスI/O・ペリフェラル端子 GATE (General))。
KP106NSPA の IPC-7351B 準拠 PCB フットプリント寸法は？
データシート外形図および IPC-7351B Level B (標準密度) に基づき、KP106NSPA (SOP-8) の本体外形は 3.90 × 4.90 mm、ピッチ e = 1.27 mm、合計 8 パッドで構成されています。
KP106NSPA の KiCad (.kicad_mod, .kicad_sym)、Fusion 360 (.lbr)、3D STEP モデルはどこでダウンロードできますか？
このページから CERN-OHL-P-2.0 ライセンスの下で検証済みの KP106NSPA (Kiwi Instruments, SOP-8) CAD ライブラリパッケージ（KiCad 8、Autodesk Fusion 360 / Eagle .lbr、3D STEP AP214 & WebGL GLB）を無料で直接ダウンロードできます。
静的リファレンス付録：ピン配置表 (8 ピン) & KP106 シリーズバリエーション静的テーブルを開く
| ピン番号 (Pin #) | 信号名 (Signal Name) | 電気種別 (Type) | 機能説明 & 回路設計上の注意 |
|---|---|---|---|
| 1 | COMP | Digital_IO | 信号端子 COMP（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: COMP。対応バス/インターフェース: General。 |
| 2 | GND | GND | 内部ロジック、I/Oドライバ、アナログ回路の共通帰路となる0Vグラウンド端子 (GND) です。 |
| 3 | VDD | Power_In | 3.3V / 5.0V Standard Logic 電源ドメインで動作する正電源入力端子 (VDD、最大定格: 5.5V) です。 |
| 4 | FB | Digital_IO | 信号端子 FB（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: FB。対応バス/インターフェース: General。 |
| 5 | CS | Digital_IO | 信号端子 CS（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: CS。対応バス/インターフェース: General。 |
| 6 | GATE | Digital_IO | 信号端子 GATE（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: GATE。対応バス/インターフェース: General。 |
| 7 | NC | NC | 信号端子 NC（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: NC。対応バス/インターフェース: General。 |
| 8 | HV | Digital_IO | 信号端子 HV（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: HV。対応バス/インターフェース: General。 |