SOT-23-6 · 6P
Synchronisierte Pinbelegung (Symbol / 2D / 3D) (6/6)
Klicken oder berühren Sie einen Pin, um ihn zeitgleich in Symbol, Footprint und 3D hervorzuheben| Pin | Symbol | Typ | Funktionsbeschreibung (DE) |
|---|---|---|---|
| 1 | VIN | Power | Versorgungsspannungseingang (VIN — 3.3V / 5.0V Standard Logic) |
| 2 | GND | GND | Masseanschluss (GND) |
| 3 | GATE | I/O | Multiplex-I/O- & Peripherie-Pin GATE (General) |
| 4 | ZCD | I/O | Multiplex-I/O- & Peripherie-Pin ZCD (General) |
| 5 | VCMP | I/O | Multiplex-I/O- & Peripherie-Pin VCMP (General) |
| 6 | ISEN | I/O | Multiplex-I/O- & Peripherie-Pin ISEN (General) |
PIN 1 VIN
PowerVersorgungsspannungseingang (VIN — 3.3V / 5.0V Standard Logic)
Designhinweis: Primary positive power supply input (VIN) operating in the 3.3V / 5.0V Standard Logic domain (Max rating: 5.5V).
IPC-7351B Lötdichte & Spannweite C/G/Z Konfigurator
Live-PDF-Datenblatt-Viewer & Technische Zeichnungen (6 Standardzeichnungen)
Original-Datenblatt direkt im Browser lesen oder Zeichnungen im Vollbildmodus vergrößern1. Reales 3D-GehäusemodellREPRESENTATIVE
Detaillierter 3D-VolumenkörperVergrößern ›
2. Standard-Pinbelegung (Draufsicht)CLEANROOM PINOUT
Konforme Pinanordnung (6 Pins)Vergrößern ›
3. Original-Datenblatt-PinoutPDF PINOUT
Unbeschnittenes DatenblattdiagrammVergrößern ›
4. Gehäuseabmessungen (D×E×A)PACKAGE DIMENSIONS
SOT-23-6L · 2.90×1.60mm · Raster 0.95mmVergrößern ›
5. Empfohlener PCB-FootprintLAND PATTERN
IPC-7351B Land Pattern (6 Pads)Vergrößern ›
6. Typische ApplikationsschaltungSCHEMATIC
Typical Application SchematicVergrößern ›
Elektrische Spezifikationen & Bauteildetails (KP101BLGA)
Automatisch aus dem Datenblatt extrahierte Funktionsbeschreibung, Abmessungen, Betriebsspannungsbereich und Schnittstellen (DE)Detaillierte Übersicht:KP101BLGA (SOT-23-6L) ist ein 6-poliges Standard-Elektronik- & Steckverbinderbauteil mit den Gehäuseabmessungen 2.90 × 1.60 × 1.10 mm (Pin-Raster e = 0.95 mm). Ausgelegt für 1.8V ~ 5.5V (Theo Datasheet) Versorgungsspannung, -40°C ~ +85°C (Industrial Grade) Temperaturbereich und Standard I/O / Passive Schnittstellen.
BetriebsversorgungsspannungV_CC / V_DD
1.8V ~ 5.5V (Theo Datasheet)
100nF + 10µF X7R Stützkondensatoren < 2mm am Versorgungspin platzieren
UmgebungstemperaturbereichT_A
-40°C ~ +85°C (Industrial Grade)
Industrieller Temperaturbereich; T_J(max) = +125°C
Takt- & Funkfrequenzf_CLK / f_RF
DC / Broadband Passive
Aus offiziellen PDF-Datenblatttabellen extrahiert
Strom- & LeistungsdatenI_OUT / I_CC
I_GPIO(max) = ±20 mA / pin | I_VDD(total) ≤ 150 mA
Maximal zulässigen Pin-Strom beachten
Gehäuseabmessungen (D × E × A)D × E × A
2.90 × 1.60 × 1.10 mm (A1=0.08 mm)
Gehäusefamilie: SOT23 (SOT-23-6L)
Pinanzahl & RastermaßN / e
6 Pins | Pitch e = 0.95 mm (37.4 mil)
Nach IPC-7351B Mittenabstand C normalisiert
Integrierte BusschnittstellenBuses
Standard I/O / Passive
4-Wege-Synchronisation (Symbol ↔ Pinout ↔ 2D ↔ 3D)
Lötprofil & FeuchteempfindlichkeitIPC / MSL
IPC-7351B Level B | J-STD-020 (Peak 260°C) | MSL-3
60% Pastenmasken-Segmentierung auf dem Thermal-Pad
Technischer Sicherheitshinweis: Vor der SMT-Bestückung die Pin-1-Markierung auf dem Bestückungsdruck prüfen.
Technischer Sicherheitshinweis: Thermal-Pad über Ø0.3mm Thermodurchkontaktierungen niederimpedant an die GND-Lage anbinden.
5-Punkte-Industriestandardprüfung
Automatische Geometrie- und Regelprüfung vor dem DateiexportIEEE-315 Symbol6 Pins automatisch nach Bussen gruppiert
IPC-7351B Footprint6 Pads · Raster 0.95mm
IPC-7525 60% LotpastenfensterReflow 1:1 Standard
DFM-Fertigungsregeln (JLCPCB / PCBWay)Min. Pad-Abstand: 0.25mm
3D STEP AP214 & GLBKoordinatenursprung deckungsgleich (0,0,0)
Praxisverifikation & Ingenieurbewertungen
Automatisch aus dem Datenblatt extrahierte Funktionsbeschreibung, Abmessungen, Betriebsspannungsbereich und Schnittstellen5.00 PCB Verified
IPC-7351B
Wählen Sie eine andere Gehäusevariante oder Teilenummer aus demselben DatenblattVerwandte Bauteile derselben Chipfamilie — KP101 (2)
SOT-23-6L · 6P
Mechanische Abmessungen & Land Pattern (SOT-23-6L)
Aus dem Datenblatt extrahiert & nach IPC-7351B normiertGehäusekörper (D × E)Nominal
2.90 × 1.60 mm
Höhe (A) & Raster (e)IPC-7351B
A=1.10mm · e=0.95mm
Pad-Abmessungen (W × L)Level B
0.60 × 1.00 mm
Pins / Gesamt-PadsTopology
6P / 6Pad (SOT_SMALL)
Empfohlene Peripherie-BOM & Pin-kompatible Ersatztypen (Drop-in)
Passive Begleitbauteile gemäß Referenzschaltung sowie 1:1 pin-kompatible Alternativen| Bauteilbezeichner / Ersatz-MPN | Wert / Gehäuse | Funktion & PCB-Layout-Regel |
|---|---|---|
| N/A BOM | Gemäß Applikationsschaltung SOT-23-6L | Leiterbahnbreiten für Nennstrom dimensionieren und IPC-2221 Isolationsabstände einhalten. |
Häufig gestellte technische Fragen (FAQ) — KP101BLGA (SOT-23-6L)
Schnellantworten zu Pinbelegung, IPC-7351B Land-Pattern-Abmessungen und CAD-ExportformatenWie lautet die Pinbelegung (Pinout) und Versorgungsspannung des KP101BLGA (SOT-23-6L)?
Das Bauteil KP101BLGA von Kiwi Instruments im SOT-23-6L-Gehäuse besitzt 6 Pins mit einem Rastermaß (Pitch) von 0.95 mm. Wichtige Pins: 1 (VIN: Versorgungsspannungseingang (VIN — 3.3V / 5.0V Standard Logic)), 2 (GND: Masseanschluss (GND)), 3 (GATE: Multiplex-I/O- & Peripherie-Pin GATE (General)), 4 (ZCD: Multiplex-I/O- & Peripherie-Pin ZCD (General)), 5 (VCMP: Multiplex-I/O- & Peripherie-Pin VCMP (General)), 6 (ISEN: Multiplex-I/O- & Peripherie-Pin ISEN (General)).
Welche IPC-7351B Land-Pattern-Abmessungen hat der KP101BLGA?
Gemäß Datenblatt und IPC-7351B (Density Level B Nominal) betragen die Gehäusemaße des KP101BLGA (SOT-23-6L) 1.60 × 2.90 mm bei einem Pitch e = 0.95 mm und 6 Kupfer-Pads.
Wo können KiCad (.kicad_mod, .kicad_sym), Fusion 360 (.lbr) und 3D-STEP-Modelle für KP101BLGA heruntergeladen werden?
Auf dieser Seite können Sie das vollständig verifizierte CAD-Bibliothekspaket für KP101BLGA (Kiwi Instruments, SOT-23-6L) unter der Open-Hardware-Lizenz CERN-OHL-P-2.0 kostenlos herunterladen: KiCad 8 Footprint (.kicad_mod), Schaltplansymbol (.kicad_sym), Fusion 360 / Eagle (.lbr) und 3D STEP AP214 / WebGL GLB.
Statischer Referenzanhang: Pinbelegungstabelle (6 Pins) & KP101 VariantenStatische Tabelle aufklappen
| Pin-Nr. | Signalname | Elektrischer Typ | Funktionsbeschreibung & Schaltungshinweise |
|---|---|---|---|
| 1 | VIN | Power_In | Positiver Versorgungseingang (VIN) im Spannungsbereich 3.3V / 5.0V Standard Logic (Max. 5.5V). |
| 2 | GND | GND | Elektrischer 0V-Masserückführungsanschluss (GND) für Kernlogik, I/O-Treiber und Analogblöcke. |
| 3 | GATE | Digital_IO | Signalanschluss GATE (Richtung: I/O, Spannungsbereich: 3.3V / 5.0V Standard Logic). Alternative Multiplex-Funktionen: GATE. Unterstützte Bus-Schnittstellen: General. |
| 4 | ZCD | Digital_IO | Signalanschluss ZCD (Richtung: I/O, Spannungsbereich: 3.3V / 5.0V Standard Logic). Alternative Multiplex-Funktionen: ZCD. Unterstützte Bus-Schnittstellen: General. |
| 5 | VCMP | Digital_IO | Signalanschluss VCMP (Richtung: I/O, Spannungsbereich: 3.3V / 5.0V Standard Logic). Alternative Multiplex-Funktionen: VCMP. Unterstützte Bus-Schnittstellen: General. |
| 6 | ISEN | Digital_IO | Signalanschluss ISEN (Richtung: I/O, Spannungsbereich: 3.3V / 5.0V Standard Logic). Alternative Multiplex-Funktionen: ISEN. Unterstützte Bus-Schnittstellen: General. |