ChipDocs.org
4022 部品PDFアップロード
HV5622PG-G (PQFP-44(10x10)) — Symbol, Footprint IPC-7351B & 3D STEP Model

HV5622PG-G

MICROCHIPPQFP-44(10x10) · 44 ピン · Pitch 0.80mmIPC-7351B Verified5.0 (0)
4D 同期クロスプローブモード (CROSS-PROBE)ピンをクリックまたはホバーすると、シンボル、フットプリント、3Dモデル上で同時に強調表示されます
1. シンボル
U1 · HV5622PG-G (PQFP-44(10x10))1HVOUT172HVOUT163HVOUT154HVOUT145HVOUT136HVOUT127HVOUT118HVOUT109HVOUT910HVOUT811HVOUT712HVOUT613HVOUT514HVOUT415HVOUT316HVOUT217HVOUT118DATAOUT19NC20NC21NC22POL44HVOUT2343HVOUT2442HVOUT2541HVOUT2640HVOUT2739HVOUT2838HVOUT2937HVOUT3036HVOUT3135HVOUT3234NC33BL32DATAIN31LE30VDD29VSS28CLK27POL26LE25VDD24VSS23CLKGrid Pitch = 2.54mm (IEEE-315)-17.8-12.7-7.6-2.52.57.612.717.833.027.922.917.812.77.62.5-2.5-7.6-12.7-17.8-22.9-27.9-33.0mm
2. 2Dフットプリント
1234567891011121314151617181920212223242526272829303132333435363738394041424344E=10.00mm · Pitch e=0.80mmD=10.00mm-11-9-7-5-3-113579111197531-1-3-5-7-9-11mm
3. 3Dモデル
パッケージ外形: 10.00mm × 10.00mm · ピッチ: 0.80mm · ルーラー目盛: 1.00mm同期完了 <100ms

同期ピン配置 (Symbol / 2D / 3D) (44/44)

ピンをクリックまたはホバーすると、シンボル、フットプリント、3Dモデル上で同時に強調表示されます
ピン記号種別機能説明 (JA)
1HVOUT17I/OマルチプレクスI/O・ペリフェラル端子 HVOUT17 (General)
2HVOUT16I/OマルチプレクスI/O・ペリフェラル端子 HVOUT16 (General)
3HVOUT15I/OマルチプレクスI/O・ペリフェラル端子 HVOUT15 (General)
4HVOUT14I/OマルチプレクスI/O・ペリフェラル端子 HVOUT14 (General)
5HVOUT13I/OマルチプレクスI/O・ペリフェラル端子 HVOUT13 (General)
6HVOUT12I/OマルチプレクスI/O・ペリフェラル端子 HVOUT12 (General)
7HVOUT11I/OマルチプレクスI/O・ペリフェラル端子 HVOUT11 (General)
8HVOUT10I/OマルチプレクスI/O・ペリフェラル端子 HVOUT10 (General)
9HVOUT9I/OマルチプレクスI/O・ペリフェラル端子 HVOUT9 (General)
10HVOUT8I/OマルチプレクスI/O・ペリフェラル端子 HVOUT8 (General)
11HVOUT7I/OマルチプレクスI/O・ペリフェラル端子 HVOUT7 (General)
12HVOUT6I/OマルチプレクスI/O・ペリフェラル端子 HVOUT6 (General)
13HVOUT5I/OマルチプレクスI/O・ペリフェラル端子 HVOUT5 (General)
14HVOUT4I/OマルチプレクスI/O・ペリフェラル端子 HVOUT4 (General)
15HVOUT3I/OマルチプレクスI/O・ペリフェラル端子 HVOUT3 (General)
16HVOUT2I/OマルチプレクスI/O・ペリフェラル端子 HVOUT2 (General)
17HVOUT1I/OマルチプレクスI/O・ペリフェラル端子 HVOUT1 (General)
18DATAOUTI/OマルチプレクスI/O・ペリフェラル端子 DATAOUT (General)
19NCI/OマルチプレクスI/O・ペリフェラル端子 NC (General)
20NCI/OマルチプレクスI/O・ペリフェラル端子 NC (General)
21NCI/OマルチプレクスI/O・ペリフェラル端子 NC (General)
22POLI/OマルチプレクスI/O・ペリフェラル端子 POL (General)
23CLKI/OマルチプレクスI/O・ペリフェラル端子 CLK (General)
24VSSGNDグラウンド基準端子 (VSS)
25VDDPower電源供給入力 (VDD — 3.3V / 5.0V Standard Logic)
26LEI/OマルチプレクスI/O・ペリフェラル端子 LE (General)
27POLI/OマルチプレクスI/O・ペリフェラル端子 POL (General)
28CLKI/OマルチプレクスI/O・ペリフェラル端子 CLK (General)
29VSSGNDグラウンド基準端子 (VSS)
30VDDPower電源供給入力 (VDD — 3.3V / 5.0V Standard Logic)
31LEI/OマルチプレクスI/O・ペリフェラル端子 LE (General)
32DATAINAnalogマルチプレクスI/O・ペリフェラル端子 DATAIN (General)
33BLI/OマルチプレクスI/O・ペリフェラル端子 BL (General)
34NCI/OマルチプレクスI/O・ペリフェラル端子 NC (General)
35HVOUT32I/OマルチプレクスI/O・ペリフェラル端子 HVOUT32 (General)
36HVOUT31I/OマルチプレクスI/O・ペリフェラル端子 HVOUT31 (General)
37HVOUT30I/OマルチプレクスI/O・ペリフェラル端子 HVOUT30 (General)
38HVOUT29I/OマルチプレクスI/O・ペリフェラル端子 HVOUT29 (General)
39HVOUT28I/OマルチプレクスI/O・ペリフェラル端子 HVOUT28 (General)
40HVOUT27I/OマルチプレクスI/O・ペリフェラル端子 HVOUT27 (General)
41HVOUT26I/OマルチプレクスI/O・ペリフェラル端子 HVOUT26 (General)
42HVOUT25I/OマルチプレクスI/O・ペリフェラル端子 HVOUT25 (General)
43HVOUT24I/OマルチプレクスI/O・ペリフェラル端子 HVOUT24 (General)
44HVOUT23I/OマルチプレクスI/O・ペリフェラル端子 HVOUT23 (General)
PIN 1 HVOUT17
I/O
マルチプレクスI/O・ペリフェラル端子 HVOUT17 (General)
設計上の注意点: High -voltage output
IPC-7351B はんだ付け密度 & スパン C/G/Z 設定

抽出図面ギャラリー (6 標準図面 + 10 抽出図面)

原本PDFを直接閲覧、または図面をクリックして全画面拡大
1. 実装3D外観モデルREPRESENTATIVE
HV5622PG-G (PQFP-44(10x10)) - 1. 実装3D外観モデル
高精度3Dソリッドモデル拡大 ›
2. 標準ピン配置図 (上面)CLEANROOM PINOUT
HV5622PG-G (PQFP-44(10x10)) - 2. 標準ピン配置図 (上面)
パッケージ正規ピン配置 (44ピン)拡大 ›
3. 原本データシートピン図PDF PINOUT
HV5622PG-G (PQFP-44(10x10)) - 3. 原本データシートピン図
無トリミングピン配置図拡大 ›
4. パッケージ外形寸法図 (D×E×A)PACKAGE DIMENSIONS
HV5622PG-G (PQFP-44(10x10)) - 4. パッケージ外形寸法図 (D×E×A)
PQFP-44(10x10) · 10.00×10.00mm · ピッチ 0.80mm拡大 ›
5. 推奨PCBフットプリントLAND PATTERN
HV5622PG-G (PQFP-44(10x10)) - 5. 推奨PCBフットプリント
IPC-7351B パッド (44 Pads)拡大 ›
6. アプリケーション参考回路SCHEMATIC
HV5622PG-G (PQFP-44(10x10)) - 6. アプリケーション参考回路
Typical Application Schematic拡大 ›
PDF データシート原本ピン配置・技術図面ライブラリ (10 点 · 1/1 ページ)
HV5622 シリーズの切り抜きなし原本図面 10 点中 1–10 点目を表示
P1 · p01_fig01376×200px
HV5622PG-G (PQFP-44(10x10)) — 32-Channel Serial-to-Parallel Converter With Open Drain Outputs
32-Channel Serial-to-Parallel Converter With Open Drain Outputs
P1 · p01_fig02875×785px
HV5622PG-G (PQFP-44(10x10)) —  2017 Microchip Technology Inc. DS20005854A-page 1
 2017 Microchip Technology Inc. DS20005854A-page 1
P1 · p01_fig03466×615px
HV5622PG-G (PQFP-44(10x10)) — See Table 2-1 and Table 2-2 for pin information.
See Table 2-1 and Table 2-2 for pin information.
P2 · p02_fig011385×834px
HV5622PG-G (PQFP-44(10x10)) — Functional Block Diagram
Functional Block Diagram
P3 · p03_fig011408×875px
HV5622PG-G (PQFP-44(10x10)) — Typical Application Circuit
Typical Application Circuit
P3 · p03_fig01P3
HV5622PG-G (PQFP-44(10x10)) — Datasheet Page 3 (p03_fig01)
Datasheet Page 3 (p03_fig01)
P11 · p11_fig011777×2204px
HV5622PG-G (PQFP-44(10x10)) —  2017 Microchip Technology Inc. DS20005854A-page 11 | 3 e | 3 e | 44-lead PQFP Example | XXXXXXXXX | YYWWNNN e3 | HV5622PG | 1724198 e3 | 44-lead PLCC Example | XXXXXXXXXXX | YYWWNNN e3 | HV5622PJ | 1722741 e3
 2017 Microchip Technology Inc. DS20005854A-page 11 | 3 e | 3 e | 44-lead PQFP Example | XXXXXXXXX | YYWWNNN e3 | HV5622PG | 1724198 e3 | 44-lead PLCC Example | XXXXXXXXXXX | YYWWNNN e3 | HV5622PJ | 1722741 e3
P12 · p12_fig011777×1873px
HV5622PG-G (PQFP-44(10x10)) — 44-Lead PQFP Package Outline (PG) 10.00x10.00mm body, 2.35mm height (max), 0.80mm pitch | Symbol A A1 A2 b D D1 E E1 e L L1 L2 ș | Dimension | (mm) | MIN 1.95* 0.00 1.95 0.30 13.65* 9.80* 13.65* 9.80* 0.80 BSC | 0.73 1.95 REF | 0.25 BSC | 0
44-Lead PQFP Package Outline (PG) 10.00x10.00mm body, 2.35mm height (max), 0.80mm pitch | Symbol A A1 A2 b D D1 E E1 e L L1 L2 ș | Dimension | (mm) | MIN 1.95* 0.00 1.95 0.30 13.65* 9.80* 13.65* 9.80* 0.80 BSC | 0.73 1.95 REF | 0.25 BSC | 0
P12 · p12_fig01P12
HV5622PG-G (PQFP-44(10x10)) — Datasheet Page 12 (p12_fig01)
Datasheet Page 12 (p12_fig01)
P13 · p13_fig011777×1878px
HV5622PG-G (PQFP-44(10x10)) — 44-Lead PLCC Package Outline (PJ) .653x.653in body, .180in height (max), .050in pitch | Symbol A A1 A2 b b1 D D1 E E1 e R | Dimension | (inches) | MIN .165 .090 .062 .013 .026 .685 .650 .685 .650 | .050 BSC | .025 | NOM .172 .105 - - - .690
44-Lead PLCC Package Outline (PJ) .653x.653in body, .180in height (max), .050in pitch | Symbol A A1 A2 b b1 D D1 E E1 e R | Dimension | (inches) | MIN .165 .090 .062 .013 .026 .685 .650 .685 .650 | .050 BSC | .025 | NOM .172 .105 - - - .690

電気仕様 & 部品詳細スペック (HV5622PG-G)

データシートから自動抽出された機能概要、外形寸法、電源電圧範囲、周辺機能インターフェース (JA)
標準電子部品・コネクタ
詳細概要:HV5622PG-G (PQFP-44(10x10)) は 44 ピンの標準電子部品・コネクタで、パッケージ外形は 10.00 × 10.00 × 2.20 mm（ピンピッチ e = 0.80 mm）です。動作電源電圧 1.8V ~ 5.5V (Theo Datasheet)、動作温度範囲 40°C to +85°C、Standard I/O / Passive インターフェースを内蔵しています。
動作電源電圧範囲V_CC / V_DD
1.8V ~ 5.5V (Theo Datasheet)
電源ピンから 2mm 以内に 100nF + 10µF X7R パスコンを配置
動作周囲温度範囲T_A
40°C to +85°C
工業用温度グレード；最大接合部温度 T_J(max) = +125°C
動作クロック・無線周波数f_CLK / f_RF
8 MHz
PDF データシート電気的特性より抽出
出力電流・消費電流定格I_OUT / I_CC
I_GPIO(max) = ±20 mA / pin | I_VDD(total) ≤ 150 mA
ピンあたりの絶対最大定格電流を厳守
パッケージ外形寸法 (D × E × A)D × E × A
10.00 × 10.00 × 2.20 mm (A1=0.10 mm)
パッケージ系列: TQFP (PQFP-44(10x10))
ピン数・リードピッチN / e
44 Pins | Pitch e = 0.80 mm (31.5 mil)
IPC-7351B 中心間スパン C 準拠
内蔵ペリフェラルバスBuses
Standard I/O / Passive
回路図シンボル・2D フットプリント・3D モデル完全同期
リフロー実装・吸湿感度IPC / MSL
IPC-7351B Level B | J-STD-020 (ピーク 260°C) | MSL-3
サーマルパッドは 60% 分割ステンシル開口を推奨
エンジニアリング警告: 実装前にシルクスクリーンの 1 番ピン面取りマークを確認してください。
エンジニアリング警告: 放熱パッドは Ø0.3mm サーマルビアを介して GND プレーンへ確実に接続してください。

5点工業規格検証

ファイル出力前の自動幾何・電気チェック
5/5 合格
IEEE-315 シンボル44 ピン自動バス分類
OK
IPC-7351B フットプリント44 パッド · ピッチ 0.80mm
OK
IPC-7525 60% はんだペースト開口リフロー標準 1:1
OK
DFM製造基準 (JLCPCB / PCBWay)最小パッド間隙: 0.25mm
OK
3D STEP AP214 & GLB座標原点完全一致 (0,0,0)
OK

実機検証 & コミュニティ技術レビュー

データシートから自動抽出された機能概要、外形寸法、電源電圧範囲、周辺機能インターフェース
5.00 PCB Verified

機械寸法 & ランドパターン (PQFP-44(10x10))

データシートから抽出・IPC-7351B 準拠標準化
mm
パッケージ外形 (D × E)Nominal
10.00 × 10.00 mm
全高 (A) & ピッチ (e)IPC-7351B
A=2.20mm · e=0.80mm
パッド寸法 (W × L)Level B
0.42 × 2.50 mm
ピン数 / 総パッド数Topology
44P / 44Pad (QUAD_ROW)

推奨周辺部品 (BOM) & ピン互換代替品 (Drop-in)

標準アプリケーション回路の受動部品および 1:1 ピン互換代替型番
DFM READY
部品記号 / 代替型番定数 / パッケージ役割 & PCB レイアウトルール
N/A
BOM
Per application circuit
PQFP-44(10x10)
定格負荷電流に応じた配線幅を確保し、IPC-2221 の絶縁沿面距離規格に準拠してください。

技術的なよくある質問 (FAQ) — HV5622PG-G (PQFP-44(10x10))

ピン配置、IPC-7351B ランドパターン寸法、CAD 出力フォーマットに関する回答
IPC-7351B / IEEE-315

HV5622PG-G (PQFP-44(10x10)) のピン配置 (Pinout) および電源電圧仕様は？

MICROCHIP 製 HV5622PG-G (PQFP-44(10x10) パッケージ) は全 44 ピン構成で、ピンピッチは 0.80 mm です。主なピン：1 (HVOUT17: マルチプレクスI/O・ペリフェラル端子 HVOUT17 (General)), 2 (HVOUT16: マルチプレクスI/O・ペリフェラル端子 HVOUT16 (General)), 3 (HVOUT15: マルチプレクスI/O・ペリフェラル端子 HVOUT15 (General)), 4 (HVOUT14: マルチプレクスI/O・ペリフェラル端子 HVOUT14 (General)), 5 (HVOUT13: マルチプレクスI/O・ペリフェラル端子 HVOUT13 (General)), 6 (HVOUT12: マルチプレクスI/O・ペリフェラル端子 HVOUT12 (General))。

HV5622PG-G の IPC-7351B 準拠 PCB フットプリント寸法は？

データシート外形図および IPC-7351B Level B (標準密度) に基づき、HV5622PG-G (PQFP-44(10x10)) の本体外形は 10.00 × 10.00 mm、ピッチ e = 0.80 mm、合計 44 パッドで構成されています。

HV5622PG-G の KiCad (.kicad_mod, .kicad_sym)、Fusion 360 (.lbr)、3D STEP モデルはどこでダウンロードできますか？

このページから CERN-OHL-P-2.0 ライセンスの下で検証済みの HV5622PG-G (MICROCHIP, PQFP-44(10x10)) CAD ライブラリパッケージ（KiCad 8、Autodesk Fusion 360 / Eagle .lbr、3D STEP AP214 & WebGL GLB）を無料で直接ダウンロードできます。

静的リファレンス付録：ピン配置表 (44 ピン) & HV5622 シリーズバリエーション静的テーブルを開く
ピン番号 (Pin #)信号名 (Signal Name)電気種別 (Type)機能説明 & 回路設計上の注意
1HVOUT17Digital_IO信号端子 HVOUT17（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: HVOUT17。対応バス/インターフェース: General。
2HVOUT16Digital_IO信号端子 HVOUT16（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: HVOUT16。対応バス/インターフェース: General。
3HVOUT15Digital_IO信号端子 HVOUT15（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: HVOUT15。対応バス/インターフェース: General。
4HVOUT14Digital_IO信号端子 HVOUT14（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: HVOUT14。対応バス/インターフェース: General。
5HVOUT13Digital_IO信号端子 HVOUT13（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: HVOUT13。対応バス/インターフェース: General。
6HVOUT12Digital_IO信号端子 HVOUT12（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: HVOUT12。対応バス/インターフェース: General。
7HVOUT11Digital_IO信号端子 HVOUT11（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: HVOUT11。対応バス/インターフェース: General。
8HVOUT10Digital_IO信号端子 HVOUT10（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: HVOUT10。対応バス/インターフェース: General。
9HVOUT9Digital_IO信号端子 HVOUT9（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: HVOUT9。対応バス/インターフェース: General。
10HVOUT8Digital_IO信号端子 HVOUT8（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: HVOUT8。対応バス/インターフェース: General。
11HVOUT7Digital_IO信号端子 HVOUT7（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: HVOUT7。対応バス/インターフェース: General。
12HVOUT6Digital_IO信号端子 HVOUT6（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: HVOUT6。対応バス/インターフェース: General。
13HVOUT5Digital_IO信号端子 HVOUT5（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: HVOUT5。対応バス/インターフェース: General。
14HVOUT4Digital_IO信号端子 HVOUT4（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: HVOUT4。対応バス/インターフェース: General。
15HVOUT3Digital_IO信号端子 HVOUT3（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: HVOUT3。対応バス/インターフェース: General。
16HVOUT2Digital_IO信号端子 HVOUT2（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: HVOUT2。対応バス/インターフェース: General。
17HVOUT1Digital_IO信号端子 HVOUT1（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: HVOUT1。対応バス/インターフェース: General。
18DATAOUTDigital_IO信号端子 DATAOUT（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: DATAOUT。対応バス/インターフェース: General。
19NCNC信号端子 NC（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: NC。対応バス/インターフェース: General。
20NCNC信号端子 NC（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: NC。対応バス/インターフェース: General。
21NCNC信号端子 NC（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: NC。対応バス/インターフェース: General。
22POLDigital_IO信号端子 POL（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: POL。対応バス/インターフェース: General。
23CLKDigital_IO信号端子 CLK（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: CLK。対応バス/インターフェース: General。
24VSSGND内部ロジック、I/Oドライバ、アナログ回路の共通帰路となる0Vグラウンド端子 (VSS) です。
25VDDPower_In3.3V / 5.0V Standard Logic 電源ドメインで動作する正電源入力端子 (VDD、最大定格: 5.5V) です。
26LEDigital_IO信号端子 LE（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: LE。対応バス/インターフェース: General。
27POLDigital_IO信号端子 POL（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: POL。対応バス/インターフェース: General。
28CLKDigital_IO信号端子 CLK（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: CLK。対応バス/インターフェース: General。
29VSSGND内部ロジック、I/Oドライバ、アナログ回路の共通帰路となる0Vグラウンド端子 (VSS) です。
30VDDPower_In3.3V / 5.0V Standard Logic 電源ドメインで動作する正電源入力端子 (VDD、最大定格: 5.5V) です。
31LEDigital_IO信号端子 LE（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: LE。対応バス/インターフェース: General。
32DATAINAnalog信号端子 DATAIN（方向: Analog、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: DATAIN。対応バス/インターフェース: General。
33BLDigital_IO信号端子 BL（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: BL。対応バス/インターフェース: General。
34NCNC信号端子 NC（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: NC。対応バス/インターフェース: General。
35HVOUT32Digital_IO信号端子 HVOUT32（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: HVOUT32。対応バス/インターフェース: General。
36HVOUT31Digital_IO信号端子 HVOUT31（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: HVOUT31。対応バス/インターフェース: General。
37HVOUT30Digital_IO信号端子 HVOUT30（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: HVOUT30。対応バス/インターフェース: General。
38HVOUT29Digital_IO信号端子 HVOUT29（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: HVOUT29。対応バス/インターフェース: General。
39HVOUT28Digital_IO信号端子 HVOUT28（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: HVOUT28。対応バス/インターフェース: General。
40HVOUT27Digital_IO信号端子 HVOUT27（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: HVOUT27。対応バス/インターフェース: General。
41HVOUT26Digital_IO信号端子 HVOUT26（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: HVOUT26。対応バス/インターフェース: General。
42HVOUT25Digital_IO信号端子 HVOUT25（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: HVOUT25。対応バス/インターフェース: General。
43HVOUT24Digital_IO信号端子 HVOUT24（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: HVOUT24。対応バス/インターフェース: General。
44HVOUT23Digital_IO信号端子 HVOUT23（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: HVOUT23。対応バス/インターフェース: General。
探索部品パッケージメーカーアップロード