TFBGA-105(9x9) · 105P
105P9.0×9.0×1.20mmP=0.65mm
HV53001 (TFBGA-105(9x9))
Synchronisierte Pinbelegung (Symbol / 2D / 3D) (105/105)
Klicken oder berühren Sie einen Pin, um ihn zeitgleich in Symbol, Footprint und 3D hervorzuheben| Pin | Symbol | Typ | Funktionsbeschreibung (DE) |
|---|---|---|---|
| A1 | HV 5 OUT | I/O | Multiplex-I/O- & Peripherie-Pin HV 5 OUT (General) |
| A3 | HV 4 OUT | I/O | Multiplex-I/O- & Peripherie-Pin HV 4 OUT (General) |
| A5 | HV 3 OUT | I/O | Multiplex-I/O- & Peripherie-Pin HV 3 OUT (General) |
| A7 | HV 2 OUT | I/O | Multiplex-I/O- & Peripherie-Pin HV 2 OUT (General) |
| A9 | HV 1 OUT | I/O | Multiplex-I/O- & Peripherie-Pin HV 1 OUT (General) |
| A11 | HV 0 OUT | I/O | Multiplex-I/O- & Peripherie-Pin HV 0 OUT (General) |
| A13 | FILP | I/O | Multiplex-I/O- & Peripherie-Pin FILP (General) |
| C1 | HV 6 OUT | I/O | Multiplex-I/O- & Peripherie-Pin HV 6 OUT (General) |
| C3 | VPPSENSE | I/O | Multiplex-I/O- & Peripherie-Pin VPPSENSE (General) |
| C4 | LATCHD | I/O | Multiplex-I/O- & Peripherie-Pin LATCHD (General) |
| C5 | SS | I/O | Multiplex-I/O- & Peripherie-Pin SS (SPI) |
| C6 | SHDN | I/O | Multiplex-I/O- & Peripherie-Pin SHDN (General) |
| C7 | V LL | I/O | Multiplex-I/O- & Peripherie-Pin V LL (General) |
| C8 | V CC | I/O | Multiplex-I/O- & Peripherie-Pin V CC (General) |
| C9 | AGND | GND | Masseanschluss (AGND) |
| C10 | VSS | GND | Masseanschluss (VSS) |
| C11 | VSSPUL | GND | Masseanschluss (VSSPUL) |
| C13 | V PPO | I/O | Multiplex-I/O- & Peripherie-Pin V PPO (General) |
| D3 | HVGND | GND | Masseanschluss (HVGND) |
| D4 | LATCHC | I/O | Multiplex-I/O- & Peripherie-Pin LATCHC (General) |
| D5 | SDI | I/O | Multiplex-I/O- & Peripherie-Pin SDI (SPI) |
| D6 | Reserved | I/O | Multiplex-I/O- & Peripherie-Pin Reserved (General) |
| D7 | OVPP | I/O | Multiplex-I/O- & Peripherie-Pin OVPP (General) |
| D8 | OVPN | I/O | Multiplex-I/O- & Peripherie-Pin OVPN (General) |
| D9 | FBP | I/O | Multiplex-I/O- & Peripherie-Pin FBP (General) |
| D10 | FBN | I/O | Multiplex-I/O- & Peripherie-Pin FBN (General) |
| D11 | VBFB | I/O | Multiplex-I/O- & Peripherie-Pin VBFB (General) |
| E1 | HV 7 OUT | I/O | Multiplex-I/O- & Peripherie-Pin HV 7 OUT (General) |
| E3 | HVGND | GND | Masseanschluss (HVGND) |
| E4 | LATCHB | I/O | Multiplex-I/O- & Peripherie-Pin LATCHB (General) |
| E5 | SDO | I/O | Multiplex-I/O- & Peripherie-Pin SDO (SPI) |
| E6 | HVGND | GND | Masseanschluss (HVGND) |
| E7 | Reserved | I/O | Multiplex-I/O- & Peripherie-Pin Reserved (General) |
| E8 | NC | I/O | Multiplex-I/O- & Peripherie-Pin NC (General) |
| E9 | VBOVP | I/O | Multiplex-I/O- & Peripherie-Pin VBOVP (General) |
| E10 | VLDO | I/O | Multiplex-I/O- & Peripherie-Pin VLDO (General) |
| E11 | REF | I/O | Multiplex-I/O- & Peripherie-Pin REF (General) |
| E13 | V PP | I/O | Multiplex-I/O- & Peripherie-Pin V PP (General) |
| F3 | VNNSENSE | I/O | Multiplex-I/O- & Peripherie-Pin VNNSENSE (General) |
| F4 | LATCHA | I/O | Multiplex-I/O- & Peripherie-Pin LATCHA (General) |
| F5 | SCK | I/O | Multiplex-I/O- & Peripherie-Pin SCK (SPI) |
| F6 | HVGND | GND | Masseanschluss (HVGND) |
| F7 | STDBY | I/O | Multiplex-I/O- & Peripherie-Pin STDBY (General) |
| F8 | SHTEN | I/O | Multiplex-I/O- & Peripherie-Pin SHTEN (General) |
| F9 | SHORT | I/O | Multiplex-I/O- & Peripherie-Pin SHORT (General) |
| F10 | TEMP | I/O | Multiplex-I/O- & Peripherie-Pin TEMP (General) |
| F11 | AGND | GND | Masseanschluss (AGND) |
| G1 | HV 8 OUT | I/O | Multiplex-I/O- & Peripherie-Pin HV 8 OUT (General) |
| G3 | NC | I/O | Multiplex-I/O- & Peripherie-Pin NC (General) |
| G4 | LATCHIN | I/O | Multiplex-I/O- & Peripherie-Pin LATCHIN (SPI) |
| G5 | HVGND | GND | Masseanschluss (HVGND) |
| G6 | HVGND | GND | Masseanschluss (HVGND) |
| G7 | SEQ3 | I/O | Multiplex-I/O- & Peripherie-Pin SEQ3 (General) |
| G8 | SEQ2 | I/O | Multiplex-I/O- & Peripherie-Pin SEQ2 (General) |
| G9 | SEQ1 | I/O | Multiplex-I/O- & Peripherie-Pin SEQ1 (General) |
| G10 | SEQ0 | I/O | Multiplex-I/O- & Peripherie-Pin SEQ0 (General) |
| G11 | CSEQ | I/O | Multiplex-I/O- & Peripherie-Pin CSEQ (General) |
| G13 | V PF | I/O | Multiplex-I/O- & Peripherie-Pin V PF (General) |
| H3 | NC | I/O | Multiplex-I/O- & Peripherie-Pin NC (General) |
| H4 | HVGND | GND | Masseanschluss (HVGND) |
| H5 | HVGND | GND | Masseanschluss (HVGND) |
| H6 | HVGND | GND | Masseanschluss (HVGND) |
| H7 | SHTN | I/O | Multiplex-I/O- & Peripherie-Pin SHTN (General) |
| H8 | V IN | I/O | Multiplex-I/O- & Peripherie-Pin V IN (General) |
| H9 | T ON | I/O | Multiplex-I/O- & Peripherie-Pin T ON (General) |
| H10 | TRIG | Analog | Multiplex-I/O- & Peripherie-Pin TRIG (General) |
| H11 | CCP1N | I/O | Multiplex-I/O- & Peripherie-Pin CCP1N (General) |
| J1 | HV 9 OUT | I/O | Multiplex-I/O- & Peripherie-Pin HV 9 OUT (General) |
| J3 | S | I/O | Multiplex-I/O- & Peripherie-Pin S (General) |
| J4 | S | I/O | Multiplex-I/O- & Peripherie-Pin S (General) |
| J5 | D | I/O | Multiplex-I/O- & Peripherie-Pin D (General) |
| J6 | D | I/O | Multiplex-I/O- & Peripherie-Pin D (General) |
| J7 | SHTP | I/O | Multiplex-I/O- & Peripherie-Pin SHTP (General) |
| J8 | VDD | Power | Versorgungsspannungseingang (VDD — 2.7V-5.5V) |
| J9 | EN | I | Systemfreigabe & Hardware-Reset (EN) |
| J10 | RT | I/O | Multiplex-I/O- & Peripherie-Pin RT (General) |
| J11 | CCP1P | I/O | Multiplex-I/O- & Peripherie-Pin CCP1P (General) |
| J13 | V NF | I/O | Multiplex-I/O- & Peripherie-Pin V NF (General) |
| K3 | S | I/O | Multiplex-I/O- & Peripherie-Pin S (General) |
| K4 | S | I/O | Multiplex-I/O- & Peripherie-Pin S (General) |
| K5 | D | I/O | Multiplex-I/O- & Peripherie-Pin D (General) |
| K6 | D | I/O | Multiplex-I/O- & Peripherie-Pin D (General) |
| K7 | D | I/O | Multiplex-I/O- & Peripherie-Pin D (General) |
| K8 | D | I/O | Multiplex-I/O- & Peripherie-Pin D (General) |
| K9 | D | I/O | Multiplex-I/O- & Peripherie-Pin D (General) |
| K10 | PGND | GND | Masseanschluss (PGND) |
| K11 | CCP2N | I/O | Multiplex-I/O- & Peripherie-Pin CCP2N (General) |
| L1 | HV 10 OUT | I/O | Multiplex-I/O- & Peripherie-Pin HV 10 OUT (General) |
| L3 | S | I/O | Multiplex-I/O- & Peripherie-Pin S (General) |
| L4 | S | I/O | Multiplex-I/O- & Peripherie-Pin S (General) |
| L5 | D | I/O | Multiplex-I/O- & Peripherie-Pin D (General) |
| L6 | D | I/O | Multiplex-I/O- & Peripherie-Pin D (General) |
| L7 | D | I/O | Multiplex-I/O- & Peripherie-Pin D (General) |
| L8 | D | I/O | Multiplex-I/O- & Peripherie-Pin D (General) |
| L9 | D | I/O | Multiplex-I/O- & Peripherie-Pin D (General) |
| L10 | PGND | GND | Masseanschluss (PGND) |
| L11 | CCP2P | I/O | Multiplex-I/O- & Peripherie-Pin CCP2P (General) |
| L13 | V NN | I/O | Multiplex-I/O- & Peripherie-Pin V NN (General) |
| N1 | HV 11 OUT | I/O | Multiplex-I/O- & Peripherie-Pin HV 11 OUT (General) |
| N3 | HV 12 OUT | I/O | Multiplex-I/O- & Peripherie-Pin HV 12 OUT (General) |
| N5 | HV 13 OUT | I/O | Multiplex-I/O- & Peripherie-Pin HV 13 OUT (General) |
| N7 | HV 14 OUT | I/O | Multiplex-I/O- & Peripherie-Pin HV 14 OUT (General) |
| N9 | HV 15 OUT | I/O | Multiplex-I/O- & Peripherie-Pin HV 15 OUT (General) |
| N11 | FILN | I/O | Multiplex-I/O- & Peripherie-Pin FILN (General) |
| N13 | V NNO | I/O | Multiplex-I/O- & Peripherie-Pin V NNO (General) |
PIN A1 HV 5 OUT
I/OMultiplex-I/O- & Peripherie-Pin HV 5 OUT (General)
Designhinweis: High -Voltage Output 5
IPC-7351B Lötdichte & Spannweite C/G/Z Konfigurator
Live-PDF-Datenblatt-Viewer & Technische Zeichnungen (6 Standardzeichnungen + 8 Extrahierte Abbildungen)
Original-Datenblatt direkt im Browser lesen oder Zeichnungen im Vollbildmodus vergrößern1. Reales 3D-GehäusemodellREPRESENTATIVE
Detaillierter 3D-VolumenkörperVergrößern ›
2. Standard-Pinbelegung (Draufsicht)CLEANROOM PINOUT
Konforme Pinanordnung (105 Pins)Vergrößern ›
3. Original-Datenblatt-PinoutPDF PINOUT
Unbeschnittenes DatenblattdiagrammVergrößern ›
4. Gehäuseabmessungen (D×E×A)PACKAGE DIMENSIONS
TFBGA-105(9x9) · 9.00×9.00mm · Raster 0.65mmVergrößern ›
5. Empfohlener PCB-FootprintLAND PATTERN
IPC-7351B Land Pattern (105 Pads)Vergrößern ›
6. Typische ApplikationsschaltungSCHEMATIC
Typical Application SchematicVergrößern ›
Originale Datenblatt-Pinouts & Technische Zeichnungen (8 Abb. · Seite 1/1)
Zeige 1–8 von 8 unbeschnittenen Originalzeichnungen für HV53001
P1 · p01_fig01376×200px
P2 · p02_fig011595×1429px
P2 · p02_fig01P2
P3 · p03_fig011672×1807px
P4 · p04_fig011582×1226px
P29 · p29_fig01441×436px
P29 · p29_fig02441×436px
P29 · p29_fig01P29
Elektrische Spezifikationen & Bauteildetails (HV53001-E/KWX)
Automatisch aus dem Datenblatt extrahierte Funktionsbeschreibung, Abmessungen, Betriebsspannungsbereich und Schnittstellen (DE)Detaillierte Übersicht:HV53001-E/KWX (TFBGA-105(9x9)) ist ein 105-poliges Standard-Elektronik- & Steckverbinderbauteil mit den Gehäuseabmessungen 9.00 × 9.00 × 1.20 mm (Pin-Raster e = 0.65 mm). Ausgelegt für 2.7V-5.5V Versorgungsspannung, -40°C to 125°C Temperaturbereich und SPI Schnittstellen.
BetriebsversorgungsspannungV_CC / V_DD
2.7V-5.5V
100nF + 10µF X7R Stützkondensatoren < 2mm am Versorgungspin platzieren
UmgebungstemperaturbereichT_A
-40°C to 125°C
Industrieller Temperaturbereich; T_J(max) = +125°C
Takt- & Funkfrequenzf_CLK / f_RF
32 MHz
Aus offiziellen PDF-Datenblatttabellen extrahiert
Strom- & LeistungsdatenI_OUT / I_CC
I_GPIO(max) = ±20 mA / pin | I_VDD(total) ≤ 150 mA
Maximal zulässigen Pin-Strom beachten
Gehäuseabmessungen (D × E × A)D × E × A
9.00 × 9.00 × 1.20 mm (A1=0.25 mm)
Gehäusefamilie: BGA (TFBGA-105(9x9))
Pinanzahl & RastermaßN / e
105 Pins | Pitch e = 0.65 mm (25.6 mil)
Nach IPC-7351B Mittenabstand C normalisiert
Integrierte BusschnittstellenBuses
SPI
4-Wege-Synchronisation (Symbol ↔ Pinout ↔ 2D ↔ 3D)
Lötprofil & FeuchteempfindlichkeitIPC / MSL
IPC-7351B Level B | J-STD-020 (Peak 260°C) | MSL-3
60% Pastenmasken-Segmentierung auf dem Thermal-Pad
Technischer Sicherheitshinweis: Vor der SMT-Bestückung die Pin-1-Markierung auf dem Bestückungsdruck prüfen.
Technischer Sicherheitshinweis: Thermal-Pad über Ø0.3mm Thermodurchkontaktierungen niederimpedant an die GND-Lage anbinden.
5-Punkte-Industriestandardprüfung
Automatische Geometrie- und Regelprüfung vor dem DateiexportIEEE-315 Symbol105 Pins automatisch nach Bussen gruppiert
IPC-7351B Footprint105 Pads · Raster 0.65mm
IPC-7525 60% LotpastenfensterReflow 1:1 Standard
DFM-Fertigungsregeln (JLCPCB / PCBWay)Min. Pad-Abstand: 0.25mm
3D STEP AP214 & GLBKoordinatenursprung deckungsgleich (0,0,0)
Praxisverifikation & Ingenieurbewertungen
Automatisch aus dem Datenblatt extrahierte Funktionsbeschreibung, Abmessungen, Betriebsspannungsbereich und Schnittstellen5.00 PCB Verified
IPC-7351B
Wählen Sie eine andere Gehäusevariante oder Teilenummer aus demselben DatenblattVerwandte Bauteile derselben Chipfamilie — HV53001 (2)
TFBGA-105(9x9) · 105P
105P9.0×9.0×1.20mmP=0.65mm
HV53001 (TFBGA-105(9x9))
Mechanische Abmessungen & Land Pattern (TFBGA-105(9x9))
Aus dem Datenblatt extrahiert & nach IPC-7351B normiertGehäusekörper (D × E)Nominal
9.00 × 9.00 mm
Höhe (A) & Raster (e)IPC-7351B
A=1.20mm · e=0.65mm
Pad-Abmessungen (W × L)Level B
0.30 × 0.30 mm
Pins / Gesamt-PadsTopology
105P / 105Pad (BGA_GRID)
Empfohlene Peripherie-BOM & Pin-kompatible Ersatztypen (Drop-in)
Passive Begleitbauteile gemäß Referenzschaltung sowie 1:1 pin-kompatible Alternativen| Bauteilbezeichner / Ersatz-MPN | Wert / Gehäuse | Funktion & PCB-Layout-Regel |
|---|---|---|
| N/A BOM | Gemäß Applikationsschaltung TFBGA-105(9x9) | Leiterbahnbreiten für Nennstrom dimensionieren und IPC-2221 Isolationsabstände einhalten. |
Häufig gestellte technische Fragen (FAQ) — HV53001-E/KWX (TFBGA-105(9x9))
Schnellantworten zu Pinbelegung, IPC-7351B Land-Pattern-Abmessungen und CAD-ExportformatenWie lautet die Pinbelegung (Pinout) und Versorgungsspannung des HV53001-E/KWX (TFBGA-105(9x9))?
Das Bauteil HV53001-E/KWX von MICROCHIP im TFBGA-105(9x9)-Gehäuse besitzt 105 Pins mit einem Rastermaß (Pitch) von 0.65 mm und einem Betriebsspannungsbereich VCC von 2.7V-5.5V. Wichtige Pins: A1 (HV 5 OUT: Multiplex-I/O- & Peripherie-Pin HV 5 OUT (General)), A3 (HV 4 OUT: Multiplex-I/O- & Peripherie-Pin HV 4 OUT (General)), A5 (HV 3 OUT: Multiplex-I/O- & Peripherie-Pin HV 3 OUT (General)), A7 (HV 2 OUT: Multiplex-I/O- & Peripherie-Pin HV 2 OUT (General)), A9 (HV 1 OUT: Multiplex-I/O- & Peripherie-Pin HV 1 OUT (General)), A11 (HV 0 OUT: Multiplex-I/O- & Peripherie-Pin HV 0 OUT (General)).
Welche IPC-7351B Land-Pattern-Abmessungen hat der HV53001-E/KWX?
Gemäß Datenblatt und IPC-7351B (Density Level B Nominal) betragen die Gehäusemaße des HV53001-E/KWX (TFBGA-105(9x9)) 9.00 × 9.00 mm bei einem Pitch e = 0.65 mm und 105 Kupfer-Pads.
Wo können KiCad (.kicad_mod, .kicad_sym), Fusion 360 (.lbr) und 3D-STEP-Modelle für HV53001-E/KWX heruntergeladen werden?
Auf dieser Seite können Sie das vollständig verifizierte CAD-Bibliothekspaket für HV53001-E/KWX (MICROCHIP, TFBGA-105(9x9)) unter der Open-Hardware-Lizenz CERN-OHL-P-2.0 kostenlos herunterladen: KiCad 8 Footprint (.kicad_mod), Schaltplansymbol (.kicad_sym), Fusion 360 / Eagle (.lbr) und 3D STEP AP214 / WebGL GLB.
Statischer Referenzanhang: Pinbelegungstabelle (105 Pins) & HV53001 VariantenStatische Tabelle aufklappen
| Pin-Nr. | Signalname | Elektrischer Typ | Funktionsbeschreibung & Schaltungshinweise |
|---|---|---|---|
| A1 | HV 5 OUT | Digital_IO | Signalanschluss HV 5 OUT (Richtung: I/O, Spannungsbereich: 2.7V-5.5V). Alternative Multiplex-Funktionen: HV 5 OUT. Unterstützte Bus-Schnittstellen: General. |
| A3 | HV 4 OUT | Digital_IO | Signalanschluss HV 4 OUT (Richtung: I/O, Spannungsbereich: 2.7V-5.5V). Alternative Multiplex-Funktionen: HV 4 OUT. Unterstützte Bus-Schnittstellen: General. |
| A5 | HV 3 OUT | Digital_IO | Signalanschluss HV 3 OUT (Richtung: I/O, Spannungsbereich: 2.7V-5.5V). Alternative Multiplex-Funktionen: HV 3 OUT. Unterstützte Bus-Schnittstellen: General. |
| A7 | HV 2 OUT | Digital_IO | Signalanschluss HV 2 OUT (Richtung: I/O, Spannungsbereich: 2.7V-5.5V). Alternative Multiplex-Funktionen: HV 2 OUT. Unterstützte Bus-Schnittstellen: General. |
| A9 | HV 1 OUT | Digital_IO | Signalanschluss HV 1 OUT (Richtung: I/O, Spannungsbereich: 2.7V-5.5V). Alternative Multiplex-Funktionen: HV 1 OUT. Unterstützte Bus-Schnittstellen: General. |
| A11 | HV 0 OUT | Digital_IO | Signalanschluss HV 0 OUT (Richtung: I/O, Spannungsbereich: 2.7V-5.5V). Alternative Multiplex-Funktionen: HV 0 OUT. Unterstützte Bus-Schnittstellen: General. |
| A13 | FILP | Digital_IO | Signalanschluss FILP (Richtung: I/O, Spannungsbereich: 2.7V-5.5V). Alternative Multiplex-Funktionen: FILP. Unterstützte Bus-Schnittstellen: General. |
| C1 | HV 6 OUT | Digital_IO | Signalanschluss HV 6 OUT (Richtung: I/O, Spannungsbereich: 2.7V-5.5V). Alternative Multiplex-Funktionen: HV 6 OUT. Unterstützte Bus-Schnittstellen: General. |
| C3 | VPPSENSE | Digital_IO | Signalanschluss VPPSENSE (Richtung: I/O, Spannungsbereich: 2.7V-5.5V). Alternative Multiplex-Funktionen: VPPSENSE. Unterstützte Bus-Schnittstellen: General. |
| C4 | LATCHD | Digital_IO | Signalanschluss LATCHD (Richtung: I/O, Spannungsbereich: 2.7V-5.5V). Alternative Multiplex-Funktionen: LATCHD. Unterstützte Bus-Schnittstellen: General. |
| C5 | SS | Digital_IO | Signalanschluss SS (Richtung: I/O, Spannungsbereich: 2.7V-5.5V). Alternative Multiplex-Funktionen: SPICHIPSELECT. Unterstützte Bus-Schnittstellen: SPI. |
| C6 | SHDN | Digital_IO | Signalanschluss SHDN (Richtung: I/O, Spannungsbereich: 2.7V-5.5V). Alternative Multiplex-Funktionen: SHDN. Unterstützte Bus-Schnittstellen: General. |
| C7 | V LL | Digital_IO | Signalanschluss V LL (Richtung: I/O, Spannungsbereich: 2.7V-5.5V). Alternative Multiplex-Funktionen: V LL. Unterstützte Bus-Schnittstellen: General. |
| C8 | V CC | Digital_IO | Signalanschluss V CC (Richtung: I/O, Spannungsbereich: 2.7V-5.5V). Alternative Multiplex-Funktionen: V CC. Unterstützte Bus-Schnittstellen: General. |
| C9 | AGND | GND | Elektrischer 0V-Masserückführungsanschluss (AGND) für Kernlogik, I/O-Treiber und Analogblöcke. |
| C10 | VSS | GND | Elektrischer 0V-Masserückführungsanschluss (VSS) für Kernlogik, I/O-Treiber und Analogblöcke. |
| C11 | VSSPUL | GND | Elektrischer 0V-Masserückführungsanschluss (VSSPUL) für Kernlogik, I/O-Treiber und Analogblöcke. |
| C13 | V PPO | Digital_IO | Signalanschluss V PPO (Richtung: I/O, Spannungsbereich: 2.7V-5.5V). Alternative Multiplex-Funktionen: V PPO. Unterstützte Bus-Schnittstellen: General. |
| D3 | HVGND | GND | Elektrischer 0V-Masserückführungsanschluss (HVGND) für Kernlogik, I/O-Treiber und Analogblöcke. |
| D4 | LATCHC | Digital_IO | Signalanschluss LATCHC (Richtung: I/O, Spannungsbereich: 2.7V-5.5V). Alternative Multiplex-Funktionen: LATCHC. Unterstützte Bus-Schnittstellen: General. |
| D5 | SDI | Digital_IO | Signalanschluss SDI (Richtung: I/O, Spannungsbereich: 2.7V-5.5V). Alternative Multiplex-Funktionen: SPIDATAIN. Unterstützte Bus-Schnittstellen: SPI. |
| D6 | Reserved | Digital_IO | Signalanschluss Reserved (Richtung: I/O, Spannungsbereich: 2.7V-5.5V). Alternative Multiplex-Funktionen: Reserved. Unterstützte Bus-Schnittstellen: General. |
| D7 | OVPP | Digital_IO | Signalanschluss OVPP (Richtung: I/O, Spannungsbereich: 2.7V-5.5V). Alternative Multiplex-Funktionen: OVPP. Unterstützte Bus-Schnittstellen: General. |
| D8 | OVPN | Digital_IO | Signalanschluss OVPN (Richtung: I/O, Spannungsbereich: 2.7V-5.5V). Alternative Multiplex-Funktionen: OVPN. Unterstützte Bus-Schnittstellen: General. |
| D9 | FBP | Digital_IO | Signalanschluss FBP (Richtung: I/O, Spannungsbereich: 2.7V-5.5V). Alternative Multiplex-Funktionen: FBP. Unterstützte Bus-Schnittstellen: General. |
| D10 | FBN | Digital_IO | Signalanschluss FBN (Richtung: I/O, Spannungsbereich: 2.7V-5.5V). Alternative Multiplex-Funktionen: FBN. Unterstützte Bus-Schnittstellen: General. |
| D11 | VBFB | Digital_IO | Signalanschluss VBFB (Richtung: I/O, Spannungsbereich: 2.7V-5.5V). Alternative Multiplex-Funktionen: VBFB. Unterstützte Bus-Schnittstellen: General. |
| E1 | HV 7 OUT | Digital_IO | Signalanschluss HV 7 OUT (Richtung: I/O, Spannungsbereich: 2.7V-5.5V). Alternative Multiplex-Funktionen: HV 7 OUT. Unterstützte Bus-Schnittstellen: General. |
| E3 | HVGND | GND | Elektrischer 0V-Masserückführungsanschluss (HVGND) für Kernlogik, I/O-Treiber und Analogblöcke. |
| E4 | LATCHB | Digital_IO | Signalanschluss LATCHB (Richtung: I/O, Spannungsbereich: 2.7V-5.5V). Alternative Multiplex-Funktionen: LATCHB. Unterstützte Bus-Schnittstellen: General. |
| E5 | SDO | Digital_IO | Signalanschluss SDO (Richtung: I/O, Spannungsbereich: 2.7V-5.5V). Alternative Multiplex-Funktionen: SPIDATAOUT. Unterstützte Bus-Schnittstellen: SPI. |
| E6 | HVGND | GND | Elektrischer 0V-Masserückführungsanschluss (HVGND) für Kernlogik, I/O-Treiber und Analogblöcke. |
| E7 | Reserved | Digital_IO | Signalanschluss Reserved (Richtung: I/O, Spannungsbereich: 2.7V-5.5V). Alternative Multiplex-Funktionen: Reserved. Unterstützte Bus-Schnittstellen: General. |
| E8 | NC | NC | Signalanschluss NC (Richtung: I/O, Spannungsbereich: 2.7V-5.5V). Alternative Multiplex-Funktionen: NC. Unterstützte Bus-Schnittstellen: General. |
| E9 | VBOVP | Digital_IO | Signalanschluss VBOVP (Richtung: I/O, Spannungsbereich: 2.7V-5.5V). Alternative Multiplex-Funktionen: VBOVP. Unterstützte Bus-Schnittstellen: General. |
| E10 | VLDO | Digital_IO | Signalanschluss VLDO (Richtung: I/O, Spannungsbereich: 2.7V-5.5V). Alternative Multiplex-Funktionen: VLDO. Unterstützte Bus-Schnittstellen: General. |
| E11 | REF | Digital_IO | Signalanschluss REF (Richtung: I/O, Spannungsbereich: 2.7V-5.5V). Alternative Multiplex-Funktionen: REF. Unterstützte Bus-Schnittstellen: General. |
| E13 | V PP | Digital_IO | Signalanschluss V PP (Richtung: I/O, Spannungsbereich: 2.7V-5.5V). Alternative Multiplex-Funktionen: V PP. Unterstützte Bus-Schnittstellen: General. |
| F3 | VNNSENSE | Digital_IO | Signalanschluss VNNSENSE (Richtung: I/O, Spannungsbereich: 2.7V-5.5V). Alternative Multiplex-Funktionen: VNNSENSE. Unterstützte Bus-Schnittstellen: General. |
| F4 | LATCHA | Digital_IO | Signalanschluss LATCHA (Richtung: I/O, Spannungsbereich: 2.7V-5.5V). Alternative Multiplex-Funktionen: LATCHA. Unterstützte Bus-Schnittstellen: General. |
| F5 | SCK | Digital_IO | Signalanschluss SCK (Richtung: I/O, Spannungsbereich: 2.7V-5.5V). Alternative Multiplex-Funktionen: SPICLOCK. Unterstützte Bus-Schnittstellen: SPI. |
| F6 | HVGND | GND | Elektrischer 0V-Masserückführungsanschluss (HVGND) für Kernlogik, I/O-Treiber und Analogblöcke. |
| F7 | STDBY | Digital_IO | Signalanschluss STDBY (Richtung: I/O, Spannungsbereich: 2.7V-5.5V). Alternative Multiplex-Funktionen: STDBY. Unterstützte Bus-Schnittstellen: General. |
| F8 | SHTEN | Digital_IO | Signalanschluss SHTEN (Richtung: I/O, Spannungsbereich: 2.7V-5.5V). Alternative Multiplex-Funktionen: SHTEN. Unterstützte Bus-Schnittstellen: General. |
| F9 | SHORT | Digital_IO | Signalanschluss SHORT (Richtung: I/O, Spannungsbereich: 2.7V-5.5V). Alternative Multiplex-Funktionen: SHORT. Unterstützte Bus-Schnittstellen: General. |
| F10 | TEMP | Digital_IO | Signalanschluss TEMP (Richtung: I/O, Spannungsbereich: 2.7V-5.5V). Alternative Multiplex-Funktionen: TEMP. Unterstützte Bus-Schnittstellen: General. |
| F11 | AGND | GND | Elektrischer 0V-Masserückführungsanschluss (AGND) für Kernlogik, I/O-Treiber und Analogblöcke. |
| G1 | HV 8 OUT | Digital_IO | Signalanschluss HV 8 OUT (Richtung: I/O, Spannungsbereich: 2.7V-5.5V). Alternative Multiplex-Funktionen: HV 8 OUT. Unterstützte Bus-Schnittstellen: General. |
| G3 | NC | NC | Signalanschluss NC (Richtung: I/O, Spannungsbereich: 2.7V-5.5V). Alternative Multiplex-Funktionen: NC. Unterstützte Bus-Schnittstellen: General. |
| G4 | LATCHIN | Digital_IO | Signalanschluss LATCHIN (Richtung: I/O, Spannungsbereich: 2.7V-5.5V). Alternative Multiplex-Funktionen: SPI_DATA, SPI. Unterstützte Bus-Schnittstellen: SPI. |
| G5 | HVGND | GND | Elektrischer 0V-Masserückführungsanschluss (HVGND) für Kernlogik, I/O-Treiber und Analogblöcke. |
| G6 | HVGND | GND | Elektrischer 0V-Masserückführungsanschluss (HVGND) für Kernlogik, I/O-Treiber und Analogblöcke. |
| G7 | SEQ3 | Digital_IO | Signalanschluss SEQ3 (Richtung: I/O, Spannungsbereich: 2.7V-5.5V). Alternative Multiplex-Funktionen: SEQ3. Unterstützte Bus-Schnittstellen: General. |
| G8 | SEQ2 | Digital_IO | Signalanschluss SEQ2 (Richtung: I/O, Spannungsbereich: 2.7V-5.5V). Alternative Multiplex-Funktionen: SEQ2. Unterstützte Bus-Schnittstellen: General. |
| G9 | SEQ1 | Digital_IO | Signalanschluss SEQ1 (Richtung: I/O, Spannungsbereich: 2.7V-5.5V). Alternative Multiplex-Funktionen: SEQ1. Unterstützte Bus-Schnittstellen: General. |
| G10 | SEQ0 | Digital_IO | Signalanschluss SEQ0 (Richtung: I/O, Spannungsbereich: 2.7V-5.5V). Alternative Multiplex-Funktionen: SEQ0. Unterstützte Bus-Schnittstellen: General. |
| G11 | CSEQ | Digital_IO | Signalanschluss CSEQ (Richtung: I/O, Spannungsbereich: 2.7V-5.5V). Alternative Multiplex-Funktionen: CSEQ. Unterstützte Bus-Schnittstellen: General. |
| G13 | V PF | Digital_IO | Signalanschluss V PF (Richtung: I/O, Spannungsbereich: 2.7V-5.5V). Alternative Multiplex-Funktionen: V PF. Unterstützte Bus-Schnittstellen: General. |
| H3 | NC | NC | Signalanschluss NC (Richtung: I/O, Spannungsbereich: 2.7V-5.5V). Alternative Multiplex-Funktionen: NC. Unterstützte Bus-Schnittstellen: General. |
| H4 | HVGND | GND | Elektrischer 0V-Masserückführungsanschluss (HVGND) für Kernlogik, I/O-Treiber und Analogblöcke. |
| H5 | HVGND | GND | Elektrischer 0V-Masserückführungsanschluss (HVGND) für Kernlogik, I/O-Treiber und Analogblöcke. |
| H6 | HVGND | GND | Elektrischer 0V-Masserückführungsanschluss (HVGND) für Kernlogik, I/O-Treiber und Analogblöcke. |
| H7 | SHTN | Digital_IO | Signalanschluss SHTN (Richtung: I/O, Spannungsbereich: 2.7V-5.5V). Alternative Multiplex-Funktionen: SHTN. Unterstützte Bus-Schnittstellen: General. |
| H8 | V IN | Digital_IO | Signalanschluss V IN (Richtung: I/O, Spannungsbereich: 2.7V-5.5V). Alternative Multiplex-Funktionen: V IN. Unterstützte Bus-Schnittstellen: General. |