⌘K
22 VERIFIED LIBS
Import PDF
GD32F103C8T6 RepresentativeGD32F103C8T6 Package Dimensions
Kho Linh Kiện›GigaDevice Semicon Beijing›LQFP-48(7x7)›GD32F103C8T6

GD32F103C8T6

MFR#: GD32F103C8T6LQFP-48(7x7) · 48 chân · Pitch 0.50mmIPC_TOLERANCE_VARIATION★ 5.0 (0)

GD32F103C8T6 (LQFP-48(7x7)) is a 48-pin standard electronic & interconnect component featuring a 7.00 × 7.00 × 1.60 mm mechanical envelope (lead pitch e = 0.50 mm). Rated for 1.8V ~ 5.5V (Theo Datasheet) supply operation across -40°C ~ +85°C (Industrial Grade) with integrated UART, SPI, I2C, I2S, ADC, DAC, PWM, SDIO, RTC/CLK interfaces.

XUẤT FILE:KiCad (.kicad_mod)Symbol (.kicad_sym)Fusion 360 (.lbr)3D .STEP.GLB.SVGPDF Datasheet
Chia sẻ / Nhúng
Bước lưới:
Đơn vị:
CHẾ ĐỘ LIÊN KẾT ĐỒNG BỘ (CROSS-PROBE)Chạm hoặc rê chuột vào bất kỳ chân nào trên Symbol, Footprint, Mô hình 3D hoặc Bảng Sơ đồ chân để đồng bộ hóa 4 chiều
[1] KÝ HIỆU SYMBOL (IEEE-315)
U1 · GD32F103C8T6 (LQFP-48(7x7))1VBAT2PC13_TAMPER_3PC14_OSC32_I4PC15_OSC32_O5PD0_OSC_IN6PD1_OSC_OUT7NRST8VSSA9VDDA10PA0_WAKEUP11PA112PA213PA314PA415PA516PA617PA718PB019PB120PB221PB1022PB1123VSS_124VDD_148VDD_347VSS_346PB945PB844BOOT043PB742PB641PB540PB439PB338PA1537PA1436VDD_235VSS_234PA1333PA1232PA1131PA1030PA929PA828PB1527PB1426PB1325PB12Grid Pitch = 2.54mm (IEEE-315)-17.8-12.7-7.6-2.52.57.612.717.835.630.525.420.315.210.25.10-5.1-10.2-15.2-20.3-25.4-30.5-35.6mm
[2] FOOTPRINT 2D (IPC-7351B)
123456789101112131415161718192021222324252627282930313233343536373839404142434445464748E=7.00mm · Pitch e=0.50mmD=7.00mm-7-5-3-113577531-1-3-5-7mm
[3] MÔ HÌNH 3D (.STEP / .GLB)
Kích thước vỏ: 7.00mm × 7.00mm · Pitch: 0.50mm · Bước lưới thước đo: 1.00mmĐồng bộ <100ms

Sơ đồ Chân Đồng bộ Symbol/2D/3D (48/48)

Chạm hoặc rê chuột vào từng chân để làm sáng đồng thời trên Symbol, Footprint và 3D
ChânKý hiệuLoạiChức năng (EN)
1VBATPowerPower Supply Input (VBAT — 3.3V / 5.0V Standard Logic)
2PC13_TAMPER_RTCI/OMultiplexed I/O & Peripheral Pin PC13_TAMPER_RTC (RTC/CLK)
3PC14_OSC32_INI/OMultiplexed I/O & Peripheral Pin PC14_OSC32_IN (RTC/CLK)
4PC15_OSC32_OUTI/OMultiplexed I/O & Peripheral Pin PC15_OSC32_OUT (RTC/CLK)
5PD0_OSC_INI/OMultiplexed I/O & Peripheral Pin PD0_OSC_IN (RTC/CLK)
6PD1_OSC_OUTI/OMultiplexed I/O & Peripheral Pin PD1_OSC_OUT (RTC/CLK)
7NRSTISystem Enable & Hardware Reset (NRST)
8VSSAGNDGround Reference Pin (VSSA)
9VDDAPowerPower Supply Input (VDDA — 3.3V / 5.0V Standard Logic)
10PA0_WAKEUPI/OMultiplexed I/O & Peripheral Pin PA0_WAKEUP (General)
11PA1I/OMultiplexed I/O & Peripheral Pin PA1 (General)
12PA2I/OMultiplexed I/O & Peripheral Pin PA2 (General)
13PA3I/OMultiplexed I/O & Peripheral Pin PA3 (General)
14PA4I/OMultiplexed I/O & Peripheral Pin PA4 (General)
15PA5I/OMultiplexed I/O & Peripheral Pin PA5 (General)
16PA6I/OMultiplexed I/O & Peripheral Pin PA6 (General)
17PA7I/OMultiplexed I/O & Peripheral Pin PA7 (General)
18PB0I/OMultiplexed I/O & Peripheral Pin PB0 (General)
19PB1I/OMultiplexed I/O & Peripheral Pin PB1 (General)
20PB2I/OMultiplexed I/O & Peripheral Pin PB2 (General)
21PB10I/OMultiplexed I/O & Peripheral Pin PB10 (General)
22PB11I/OMultiplexed I/O & Peripheral Pin PB11 (General)
23VSS_1GNDGround Reference Pin (VSS_1)
24VDD_1PowerPower Supply Input (VDD_1 — 3.3V / 5.0V Standard Logic)
25PB12I/OMultiplexed I/O & Peripheral Pin PB12 (General)
26PB13I/OMultiplexed I/O & Peripheral Pin PB13 (General)
27PB14I/OMultiplexed I/O & Peripheral Pin PB14 (General)
28PB15I/OMultiplexed I/O & Peripheral Pin PB15 (General)
29PA8I/OMultiplexed I/O & Peripheral Pin PA8 (General)
30PA9I/OMultiplexed I/O & Peripheral Pin PA9 (General)
31PA10I/OMultiplexed I/O & Peripheral Pin PA10 (General)
32PA11I/OMultiplexed I/O & Peripheral Pin PA11 (General)
33PA12I/OMultiplexed I/O & Peripheral Pin PA12 (General)
34PA13I/OMultiplexed I/O & Peripheral Pin PA13 (General)
35VSS_2GNDGround Reference Pin (VSS_2)
36VDD_2PowerPower Supply Input (VDD_2 — 3.3V / 5.0V Standard Logic)
37PA14I/OMultiplexed I/O & Peripheral Pin PA14 (General)
38PA15I/OMultiplexed I/O & Peripheral Pin PA15 (General)
39PB3I/OMultiplexed I/O & Peripheral Pin PB3 (General)
40PB4I/OMultiplexed I/O & Peripheral Pin PB4 (General)
41PB5I/OMultiplexed I/O & Peripheral Pin PB5 (General)
42PB6I/OMultiplexed I/O & Peripheral Pin PB6 (General)
43PB7I/OMultiplexed I/O & Peripheral Pin PB7 (General)
44BOOT0IInput-Only Pin BOOT0 (General)
45PB8I/OMultiplexed I/O & Peripheral Pin PB8 (General)
46PB9I/OMultiplexed I/O & Peripheral Pin PB9 (General)
47VSS_3GNDGround Reference Pin (VSS_3)
48VDD_3PowerPower Supply Input (VDD_3 — 3.3V / 5.0V Standard Logic)
PIN 1 VBAT
Power
Power Supply Input (VBAT — 3.3V / 5.0V Standard Logic)
Lưu ý thiết kế: Primary positive power supply input (VBAT) operating in the 3.3V / 5.0V Standard Logic domain (Max rating: 5.5V).
Tinh chỉnh Mật độ Hàn IPC-7351B & Span C/G/ZĐồng bộ <100ms

Hình ảnh & Bản vẽ Kích thước Trích xuất từ Datasheet PDF (5 Bản vẽ Chuẩn + 10 Hình Cắt đúng Phiên bản)

Bao gồm Ảnh đại diện, Bản vẽ kích thước cơ khí vỏ (Package Dimensions D×E×A), Bản vẽ Footprint khuyến nghị, Sơ đồ chân (Pinout) đã tách riêng đúng mã GD32F103C8T6 (LQFP-48(7x7))
Mở Tệp PDF Datasheet Gốc
1. Ảnh Đại diện Linh kiệnREPRESENTATIVE
GD32F103C8T6 - 1. Ảnh Đại diện Linh kiện
Hình nhận diện & Top ViewPhóng to ›
2. Bản vẽ Kích thước Vỏ (D×E×A)PACKAGE DIMENSIONS
GD32F103C8T6 - 2. Bản vẽ Kích thước Vỏ (D×E×A)
LQFP-48(7x7) · 7.00×7.00mm · Pitch 0.50mmPhóng to ›
3. Bản vẽ Footprint Khuyến nghịLAND PATTERN
GD32F103C8T6 - 3. Bản vẽ Footprint Khuyến nghị
IPC-7351B Land Pattern (48 Pads)Phóng to ›
4. Sơ đồ Chân Gốc PDF (Pinout)PINOUT DIAGRAM
GD32F103C8T6 - 4. Sơ đồ Chân Gốc PDF (Pinout)
Cấu hình 48 chân từ DatasheetPhóng to ›
5. Mạch Nguyên lý Ứng dụngSCHEMATIC
GD32F103C8T6 - 5. Mạch Nguyên lý Ứng dụng
Typical Application SchematicPhóng to ›
Hình ảnh & Biểu đồ Cắt tự động từ PDF Datasheet (10 hình · Trang 1/1)
Hiển thị hình 1–10 trên tổng 10 hình đúng phiên bản GD32F103C8T6
Trang 102 · p102_fig01ĐÚNG BIẾN THỂ
GD32F103C8T6 p102_fig01
Figure 5-7. LQFP48 package outline
Trang 103 · p103_fig01ĐÚNG BIẾN THỂ
GD32F103C8T6 p103_fig01
Figure 5-8. LQFP48 recommended footprint
Trang 15 · p15_fig01Trang 15
GD32F103C8T6 p15_fig01
Datasheet Page 15 (p15_fig01)
Trang 60 · p60_fig011925×1567px
GD32F103C8T6 p60_fig01
Figure 4-1. Recommended power supply decoupling capacitors(1) (2)
Trang 60 · p60_fig022234×1101px
GD32F103C8T6 p60_fig02
Table 4-5. Start-up timings of Operating conditions (For GD32F103x4/6/8/B
Trang 60 · p60_fig01Trang 60
GD32F103C8T6 p60_fig01
Datasheet Page 60 (p60_fig01)
Trang 96 · p96_fig01Trang 96
GD32F103C8T6 p96_fig01
Datasheet Page 96 (p96_fig01)
Trang 101 · p101_fig01Trang 101
GD32F103C8T6 p101_fig01
Datasheet Page 101 (p101_fig01)
Trang 102 · p102_fig01Trang 102
GD32F103C8T6 p102_fig01
Datasheet Page 102 (p102_fig01)
Trang 103 · p103_fig01Trang 103
GD32F103C8T6 p103_fig01
Datasheet Page 103 (p103_fig01)

Thông số Kỹ thuật Trích xuất từ Datasheet (EN)

GD32F103C8T6 (LQFP-48(7x7)) is a 48-pin standard electronic & interconnect component featuring a 7.00 × 7.00 × 1.60 mm mechanical envelope (lead pitch e = 0.50 mm). Rated for 1.8V ~ 5.5V (Theo Datasheet) supply operation across -40°C ~ +85°C (Industrial Grade) with integrated UART, SPI, I2C, I2S, ADC, DAC, PWM, SDIO, RTC/CLK interfaces.
Standard Electronic & Interconnect Component
Operating Supply VoltageV_CC / V_DD
1.8V ~ 5.5V (Theo Datasheet)
Place 100nF + 10µF X7R decoupling capacitors < 2mm from supply pins
Ambient Operating TemperatureT_A
-40°C ~ +85°C (Industrial Grade)
Industrial temperature grade; T_J(max) = +125°C
Clock / RF Operating Frequencyf_CLK / f_RF
2MHz
Extracted from authoritative PDF specification tables
Current & Power RatingI_OUT / I_CC
I_GPIO(max) = ±20 mA / pin | I_VDD(total) ≤ 150 mA
Observe per-pin absolute maximum current limits
Package Envelope (D × E × A)D × E × A
7.00 × 7.00 × 1.60 mm (A1=0.10 mm)
Package family: LQFP (LQFP-48(7x7))
Pin Count & Lead PitchN / e
48 Pins | Pitch e = 0.50 mm (19.7 mil)
Normalized to Center-to-Center Span C per IPC-7351B
Integrated Peripheral InterfacesBuses
UART, SPI, I2C, I2S, ADC, DAC, PWM, SDIO, RTC/CLK
Cross-linked with 4D Pinout & Schematic Symbol
Reflow & Moisture SensitivityIPC / MSL
IPC-7351B Level B | J-STD-020 (Peak 260°C) | MSL-3
60% windowed solder paste stencil on thermal EPAD
Cảnh báo: Verify Pin-1 chamfer orientation on Top Silkscreen prior to SMT pick-and-place assembly.
Cảnh báo: Connect exposed thermal pad (if present) to internal ground plane via 0.3mm stitched thermal vias.

Kiểm định 5 Chuẩn

Đánh giá tự động trước khi xuất file
5/5 PASS
✓
IEEE-315 Symbol48 chân phân nhóm tự động
OK
✓
IPC-7351B Land Pattern48 pads · Pitch 0.50mm
OK
✓
IPC-7525 Kem hàn 60%Chuẩn Reflow 1:1
OK
✓
DFM JLCPCB / PCBWayKhe hở Pad min: 0.25mm
OK
✓
3D STEP AP214 & GLBKhớp gốc tọa độ (0,0,0)
OK

Xác nhận Mạch Thật & Đánh giá Kỹ thuật

Chia sẻ kết quả đặt mạch thực tế (JLCPCB / PCBWay) hoặc gửi góp ý cải thiện thư viện
★ 5.00 PCB Verified

Kích thước Cơ khí & Land Pattern (LQFP-48(7x7))

Trích xuất từ Datasheet & chuẩn hóa IPC-7351B
mm
Thân vỏ (D × E)Nominal
7.00 × 7.00 mm
Chiều cao (A) & Pitch (e)IPC-7351B
A=1.60mm · e=0.50mm
Kích thước Pad (W × L)Level B
0.30 × 1.20 mm
Số chân / Tổng số PadTopology
48P / 48Pad (QUAD_ROW)

BOM Ngoại vi Khuyến nghị & Mã IC Tương đương (Drop-in)

Linh kiện thụ động đi kèm theo sơ đồ nguyên lý tiêu chuẩn và các mã thay thế tương thích chân 1:1
DFM READY
Ký hiệu / Mã thay thếGiá trị / Kiểu vỏVai trò & Quy tắc Bố trí PCB (Layout Rule)
C1
Passive
100nF X7R
0402 / 0603
Đảm bảo bề rộng đường mạch phù hợp dòng định mức

Câu hỏi Kỹ thuật Thường gặp (FAQ) — GD32F103C8T6 (LQFP-48(7x7))

Giải đáp nhanh về sơ đồ chân Pinout, kích thước Land Pattern IPC-7351B và định dạng tệp CAD
IPC-7351B / IEEE-315

Sơ đồ chân (Pinout) và thông số điện áp của GD32F103C8T6 (LQFP-48(7x7)) như thế nào?

Linh kiện GD32F103C8T6 do GigaDevice Semicon Beijing sản xuất đóng gói kiểu LQFP-48(7x7) gồm 48 chân với bước chân (pitch) 0.50 mm. Các chân tiêu biểu gồm: Chân 1 (VBAT: Chân cấp nguồn dương (VBAT — 3.3V / 5.0V Standard Logic)), Chân 2 (PC13_TAMPER_RTC: Chân Đa năng Vào/Ra & Ngoại vi PC13_TAMPER_RTC (RTC/CLK)), Chân 3 (PC14_OSC32_IN: Chân Đa năng Vào/Ra & Ngoại vi PC14_OSC32_IN (RTC/CLK)), Chân 4 (PC15_OSC32_OUT: Chân Đa năng Vào/Ra & Ngoại vi PC15_OSC32_OUT (RTC/CLK)), Chân 5 (PD0_OSC_IN: Chân Đa năng Vào/Ra & Ngoại vi PD0_OSC_IN (RTC/CLK)), Chân 6 (PD1_OSC_OUT: Chân Đa năng Vào/Ra & Ngoại vi PD1_OSC_OUT (RTC/CLK)).

Kích thước Footprint chuẩn IPC-7351B của GD32F103C8T6 là bao nhiêu?

Theo bản vẽ cơ khí Datasheet và chuẩn hóa toán học IPC-7351B (Density Level B Nominal), thân vỏ GD32F103C8T6 (LQFP-48(7x7)) có kích thước danh định 7.00 × 7.00 mm, bước chân e = 0.50 mm, tổng số 48 pad đồng.

Tải thư viện KiCad (.kicad_mod, .kicad_sym), Fusion 360 (.lbr) và mô hình 3D STEP cho GD32F103C8T6 ở đâu?

Bạn có thể tải trực tiếp và miễn phí (giấy phép mở CERN-OHL-P-2.0) toàn bộ gói thư viện CAD đã hậu kiểm của GD32F103C8T6 (GigaDevice Semicon Beijing, LQFP-48(7x7)) ngay trên trang này, bao gồm: KiCad 8 Footprint (.kicad_mod), KiCad Schematic Symbol (.kicad_sym), Autodesk Fusion 360 / Eagle (.lbr), và mô hình 3D MCAD (.STEP AP214 & WebGL .GLB).