ChipDocs.org
⌘K
2284 器件上传PDF
C6244718 (QFN-32_L5.0-W5.0-P0.50-TL-EP3.7) — Symbol, Footprint IPC-7351B & 3D STEP Model

C6244718

SemiconductorQFN-32_L5.0-W5.0-P0.50-TL-EP3.7 · 33 引脚 · Pitch 0.50mmIPC-7351B Verified5.0 (0)
4D 同步交叉探测模式 (CROSS-PROBE)点击或悬停任意引脚，同时在原理图、PCB焊盘和3D模型上高亮展示
1. 原理图符号
U1 · C6244718 (QFN-32_L5.0-W5.0-P0.50-TL-EP3.7)1VDDA2LNA3VDD3P34VDD3P35VDD_RTC6TOUT7CHIP_EN8XPD_DCDC9MTMS10MTDI11VDDPST12MTCK13MTDO14GPIO215GPIO016GPIO417VDDPST33GND32EXT_RSTB31RES12K30VDDA29VDDD28XTAL_IN27XTAL_OUT26U0TXD25U0RXD24GPIO523SDIO_DATA_122SDIO_DATA_021SDIO_CLK20SDIO_CMD19SDIO_DATA_318SDIO_DATA_2Grid Pitch = 2.54mm (IEEE-315)-15.2-10.2-5.105.110.215.227.922.917.812.77.62.5-2.5-7.6-12.7-17.8-22.9-27.9mm
2. 2D封装焊盘
123456789101112131415161718192021222324252627282930313233E=5.00mm · Pitch e=0.50mmD=5.00mm-5-4-3-2-1012345543210-1-2-3-4-5mm
3. 3D实体模型
封装外形: 5.00mm × 5.00mm · 间距 Pitch: 0.50mm · 标尺网格步距: 1.00mm实时同步 <100ms

引脚定义三维联动 (Symbol / 2D / 3D) (33/33)

点击或悬停任意引脚，同时在原理图、PCB焊盘和3D模型上高亮展示
引脚符号类型功能说明 (ZH)
1VDDAPower正电源供电引脚 (VDDA — 3.3V / 5.0V Standard Logic)
2LNAI/O多功能复用 I/O 与外设引脚 LNA (General)
3VDD3P3Power正电源供电引脚 (VDD3P3 — 3.3V / 5.0V Standard Logic)
4VDD3P3Power正电源供电引脚 (VDD3P3 — 3.3V / 5.0V Standard Logic)
5VDD_RTCPower正电源供电引脚 (VDD_RTC — 3.3V / 5.0V Standard Logic)
6TOUTI/O多功能复用 I/O 与外设引脚 TOUT (General)
7CHIP_ENI/O多功能复用 I/O 与外设引脚 CHIP_EN (General)
8XPD_DCDCI/O多功能复用 I/O 与外设引脚 XPD_DCDC (General)
9MTMSI/O多功能复用 I/O 与外设引脚 MTMS (SWD/JTAG)
10MTDII/O多功能复用 I/O 与外设引脚 MTDI (SWD/JTAG)
11VDDPSTPower正电源供电引脚 (VDDPST — 3.3V / 5.0V Standard Logic)
12MTCKI/O多功能复用 I/O 与外设引脚 MTCK (SWD/JTAG)
13MTDOI/O多功能复用 I/O 与外设引脚 MTDO (SWD/JTAG)
14GPIO2I/O多功能复用 I/O 与外设引脚 GPIO2 (General)
15GPIO0I/O多功能复用 I/O 与外设引脚 GPIO0 (General)
16GPIO4I/O多功能复用 I/O 与外设引脚 GPIO4 (General)
17VDDPSTPower正电源供电引脚 (VDDPST — 3.3V / 5.0V Standard Logic)
18SDIO_DATA_2I/O多功能复用 I/O 与外设引脚 SDIO_DATA_2 (General)
19SDIO_DATA_3I/O多功能复用 I/O 与外设引脚 SDIO_DATA_3 (General)
20SDIO_CMDI/O多功能复用 I/O 与外设引脚 SDIO_CMD (General)
21SDIO_CLKI/O多功能复用 I/O 与外设引脚 SDIO_CLK (General)
22SDIO_DATA_0I/O多功能复用 I/O 与外设引脚 SDIO_DATA_0 (General)
23SDIO_DATA_1I/O多功能复用 I/O 与外设引脚 SDIO_DATA_1 (General)
24GPIO5I/O多功能复用 I/O 与外设引脚 GPIO5 (General)
25U0RXDI/O多功能复用 I/O 与外设引脚 U0RXD (UART)
26U0TXDI/O多功能复用 I/O 与外设引脚 U0TXD (UART)
27XTAL_OUTI/O多功能复用 I/O 与外设引脚 XTAL_OUT (RTC/CLK)
28XTAL_INI/O多功能复用 I/O 与外设引脚 XTAL_IN (RTC/CLK)
29VDDDPower正电源供电引脚 (VDDD — 3.3V / 5.0V Standard Logic)
30VDDAPower正电源供电引脚 (VDDA — 3.3V / 5.0V Standard Logic)
31RES12KI/O多功能复用 I/O 与外设引脚 RES12K (General)
32EXT_RSTBI/O多功能复用 I/O 与外设引脚 EXT_RSTB (General)
33GNDGND电源参考地引脚 (GND)
PIN 1 VDDA
Power
正电源供电引脚 (VDDA — 3.3V / 5.0V Standard Logic)
PCB布线建议: Primary positive power supply input (VDDA) operating in the 3.3V / 5.0V Standard Logic domain (Max rating: 5.5V).
IPC-7351B 焊接密度与跨距 C/G/Z 调整

规格书PDF在线浏览与工程图画廊 (6 标准工程图)

直接在页面内查阅原厂PDF文档，或点击图纸全屏放大查看细节
在新窗口打开PDF ↗阅读规格书PDF (.pdf)
PDF VIEWER原厂官方芯片数据手册: C6244718 (Semiconductor · QFN-32_L5.0-W5.0-P0.50-TL-EP3.7)
可在下方嵌入阅读器中直接滚动翻页、Ctrl+F 搜索关键词或全屏放大
1. 3D真实封装照片级模型REPRESENTATIVE
C6244718 (QFN-32_L5.0-W5.0-P0.50-TL-EP3.7) - 1. 3D真实封装照片级模型
高精度实体渲染放大 ›
2. 标准引脚分布图 (Top View)CLEANROOM PINOUT
C6244718 (QFN-32_L5.0-W5.0-P0.50-TL-EP3.7) - 2. 标准引脚分布图 (Top View)
准确封装引脚分布 (33 引脚)放大 ›
3. 原厂规格书引脚图PDF PINOUT
C6244718 (QFN-32_L5.0-W5.0-P0.50-TL-EP3.7) - 3. 原厂规格书引脚图
无损原始引脚图放大 ›
4. 封装机械外形图 (D×E×A)PACKAGE DIMENSIONS
C6244718 (QFN-32_L5.0-W5.0-P0.50-TL-EP3.7) - 4. 封装机械外形图 (D×E×A)
QFN-32_L5.0-W5.0-P0.50-TL-EP3.7 · 5.00×5.00mm · 节距 0.50mm放大 ›
5. 推荐PCB焊盘图LAND PATTERN
C6244718 (QFN-32_L5.0-W5.0-P0.50-TL-EP3.7) - 5. 推荐PCB焊盘图
IPC-7351B 焊盘 (33 Pads)放大 ›
6. 典型应用原理图SCHEMATIC
C6244718 (QFN-32_L5.0-W5.0-P0.50-TL-EP3.7) - 6. 典型应用原理图
Typical Application Schematic放大 ›

电气参数与元器件规格详情 (C6244718)

基于规格书自动提取的功能描述、封装外形尺寸、工作电压范围及外设接口 (ZH)
标准电子与连接器元件
详细概述:C6244718 (QFN-32_L5.0-W5.0-P0.50-TL-EP3.7) 是一款 32 引脚的标准电子与连接器元件，机械封装尺寸为 5.00 × 5.00 × 0.85 mm（引脚间距 e = 0.50 mm）。工作电压范围 1.8V ~ 5.5V (Theo Datasheet)，工作温度 -40°C ~ +85°C (Industrial Grade)，内置 RTC/CLK, SWD/JTAG, UART 通信接口。
工作电源电压范围V_CC / V_DD
1.8V ~ 5.5V (Theo Datasheet)
请在电源引脚 2mm 内布置 100nF + 10µF X7R 去耦电容
工作环境温度范围T_A
-40°C ~ +85°C (Industrial Grade)
工业级温度规范；最高结温 T_J(max) = +125°C
时钟与射频工作频率f_CLK / f_RF
DC / Broadband Passive
源自数据手册电气参数表
额定电流与功耗参数I_OUT / I_CC
I_GPIO(max) = ±20 mA / pin | I_VDD(total) ≤ 150 mA
请严格遵守单引脚最大电流限制
机械封装外廓尺寸D × E × A
5.00 × 5.00 × 0.85 mm (A1=0.03 mm)
封装类型：QFN (QFN-32_L5.0-W5.0-P0.50-TL-EP3.7)
引脚总数与中心间距N / e
32 Pins | Pitch e = 0.50 mm (19.7 mil)
基于 IPC-7351B 中心距 C 数学归一化
内置外设与总线接口Buses
RTC/CLK, SWD/JTAG, UART
与原理图符号、2D 焊盘及 3D 模型四向同步
回流焊与潮敏等级规范IPC / MSL
IPC-7351B Level B | J-STD-020 (峰值 260°C) | MSL-3
底部散热焊盘采用 60% 网格钢网开窗防气泡
工程安全警示: SMT 贴片前请核对丝印层第 1 引脚斜角标识。
工程安全警示: 底部散热焊盘需通过 Ø0.3mm 散热过孔阵列连接至内层完整 GND 铜皮。

5项工业标准验证

导出文件前自动执行几何与电气校验
5/5 全部通过
IEEE-315 原理图符号33 个引脚自动按总线分组
OK
IPC-7351B 封装焊盘33 个焊盘 · 节距 0.50mm
OK
IPC-7525 60% 钢网开窗EPAD 3.70×3.70mm 网格开窗
OK
DFM 可制造性规则 (JLCPCB / PCBWay)焊盘最小间距: 0.25mm
OK
3D STEP AP214 & GLB原点完全对齐 (0,0,0)
OK

实物验证与工程师技术评价

基于规格书自动提取的功能描述、封装外形尺寸、工作电压范围及外设接口
5.00 PCB Verified

机械外形尺寸与焊盘 (Land Pattern) (QFN-32_L5.0-W5.0-P0.50-TL-EP3.7)

由芯片数据手册提取并按 IPC-7351B 规范化
mm
封装本体尺寸 (D × E)Nominal
5.00 × 5.00 mm
封装高度 (A) 与引脚间距 (e)IPC-7351B
A=0.85mm · e=0.50mm
焊盘尺寸 (W × L)Level B
0.28 × 0.80 mm
引脚数 / 总焊盘数Topology
33P / 33Pad (QUAD_ROW)

推荐外围 BOM 器件与原位替代料号 (Drop-in)

标准应用电路伴随无源器件及引脚 1:1 兼容替代型号
DFM READY
位号 / 替代型号参数值 / 封装电路作用与 PCB 布局规则 (Layout Rule)
N/A
BOM
按应用电路选取
QFN-32_L5.0-W5.0-P0.50-TL-EP3.7
按额定负载电流计算走线宽度，并遵循 IPC-2221 电气间隙规范。

工程技术常见问题 (FAQ) — C6244718 (QFN-32_L5.0-W5.0-P0.50-TL-EP3.7)

关于引脚定义、IPC-7351B 焊盘尺寸及 CAD 格式导出的快速解答
IPC-7351B / IEEE-315

C6244718 (QFN-32_L5.0-W5.0-P0.50-TL-EP3.7) 的引脚排列 (Pinout) 与供电电压参数是什么？

ESPRESSIF 生产的 C6244718 采用 QFN-32_L5.0-W5.0-P0.50-TL-EP3.7 封装，共 33 脚，引脚间距 0.50 mm。主要引脚包括：1 (VDDA: 正电源供电引脚 (VDDA — 3.3V / 5.0V Standard Logic)), 2 (LNA: 多功能复用 I/O 与外设引脚 LNA (General)), 3 (VDD3P3: 正电源供电引脚 (VDD3P3 — 3.3V / 5.0V Standard Logic)), 4 (VDD3P3: 正电源供电引脚 (VDD3P3 — 3.3V / 5.0V Standard Logic)), 5 (VDD_RTC: 正电源供电引脚 (VDD_RTC — 3.3V / 5.0V Standard Logic)), 6 (TOUT: 多功能复用 I/O 与外设引脚 TOUT (General))。

C6244718 的 IPC-7351B 标准 PCB 封装焊盘尺寸是多少？

依据数据手册机械尺寸及 IPC-7351B Level B (中等密度) 规范，C6244718 (QFN-32_L5.0-W5.0-P0.50-TL-EP3.7) 本体轮廓为 5.00 × 5.00 mm，引脚间距 e = 0.50 mm，共计 33 个铜箔焊盘，附带中心散热焊盘 (EPAD) 3.70 × 3.70 mm (遵循 IPC-7525 60% 钢网开窗)。

哪里可以下载 C6244718 的 KiCad (.kicad_mod, .kicad_sym)、Fusion 360 (.lbr) 与 3D STEP 模型？

您可以在本页面免费下载基于 CERN-OHL-P-2.0 开源硬件协议且通过几何校验的 C6244718 (ESPRESSIF, QFN-32_L5.0-W5.0-P0.50-TL-EP3.7) 完整 CAD 库，包含 KiCad 8 封装、原理图符号、Fusion 360 / Eagle (.lbr) 以及 3D STEP AP214 / WebGL GLB 模型。

静态索引附录：引脚分配表 (33 脚) 与 ESP8285 系列同族变体展开静态数据表
引脚编号 (Pin #)信号名称 (Signal Name)电气类型 (Type)功能说明与 PCB 设计建议
1VDDAPower_In主供电输入引脚 (VDDA)，工作电压域：3.3V / 5.0V Standard Logic（最高耐压：5.5V）。
2LNADigital_IO信号引脚 LNA（方向：I/O，电压域：3.3V / 5.0V Standard Logic）。复用功能 (Alternate Functions)：LNA。支持总线接口：General。
3VDD3P3Power_In主供电输入引脚 (VDD3P3)，工作电压域：3.3V / 5.0V Standard Logic（最高耐压：5.5V）。
4VDD3P3Power_In主供电输入引脚 (VDD3P3)，工作电压域：3.3V / 5.0V Standard Logic（最高耐压：5.5V）。
5VDD_RTCPower_In主供电输入引脚 (VDD_RTC)，工作电压域：3.3V / 5.0V Standard Logic（最高耐压：5.5V）。
6TOUTDigital_IO信号引脚 TOUT（方向：I/O，电压域：3.3V / 5.0V Standard Logic）。复用功能 (Alternate Functions)：TOUT。支持总线接口：General。
7CHIP_ENDigital_IO信号引脚 CHIP_EN（方向：I/O，电压域：3.3V / 5.0V Standard Logic）。复用功能 (Alternate Functions)：CHIP_EN。支持总线接口：General。
8XPD_DCDCDigital_IO信号引脚 XPD_DCDC（方向：I/O，电压域：3.3V / 5.0V Standard Logic）。复用功能 (Alternate Functions)：XPD_DCDC。支持总线接口：General。
9MTMSDigital_IO信号引脚 MTMS（方向：I/O，电压域：3.3V / 5.0V Standard Logic）。复用功能 (Alternate Functions)：MTMS。支持总线接口：SWD/JTAG。
10MTDIDigital_IO信号引脚 MTDI（方向：I/O，电压域：3.3V / 5.0V Standard Logic）。复用功能 (Alternate Functions)：MTDI。支持总线接口：SWD/JTAG。
11VDDPSTPower_In主供电输入引脚 (VDDPST)，工作电压域：3.3V / 5.0V Standard Logic（最高耐压：5.5V）。
12MTCKDigital_IO信号引脚 MTCK（方向：I/O，电压域：3.3V / 5.0V Standard Logic）。复用功能 (Alternate Functions)：MTCK。支持总线接口：SWD/JTAG。
13MTDODigital_IO信号引脚 MTDO（方向：I/O，电压域：3.3V / 5.0V Standard Logic）。复用功能 (Alternate Functions)：MTDO。支持总线接口：SWD/JTAG。
14GPIO2Digital_IO信号引脚 GPIO2（方向：I/O，电压域：3.3V / 5.0V Standard Logic）。复用功能 (Alternate Functions)：GPIO2。支持总线接口：General。
15GPIO0Digital_IO信号引脚 GPIO0（方向：I/O，电压域：3.3V / 5.0V Standard Logic）。复用功能 (Alternate Functions)：GPIO0。支持总线接口：General。
16GPIO4Digital_IO信号引脚 GPIO4（方向：I/O，电压域：3.3V / 5.0V Standard Logic）。复用功能 (Alternate Functions)：GPIO4。支持总线接口：General。
17VDDPSTPower_In主供电输入引脚 (VDDPST)，工作电压域：3.3V / 5.0V Standard Logic（最高耐压：5.5V）。
18SDIO_DATA_2Digital_IO信号引脚 SDIO_DATA_2（方向：I/O，电压域：3.3V / 5.0V Standard Logic）。复用功能 (Alternate Functions)：SDIO_DATA_2。支持总线接口：General。
19SDIO_DATA_3Digital_IO信号引脚 SDIO_DATA_3（方向：I/O，电压域：3.3V / 5.0V Standard Logic）。复用功能 (Alternate Functions)：SDIO_DATA_3。支持总线接口：General。
20SDIO_CMDDigital_IO信号引脚 SDIO_CMD（方向：I/O，电压域：3.3V / 5.0V Standard Logic）。复用功能 (Alternate Functions)：SDIO_CMD。支持总线接口：General。
21SDIO_CLKDigital_IO信号引脚 SDIO_CLK（方向：I/O，电压域：3.3V / 5.0V Standard Logic）。复用功能 (Alternate Functions)：SDIO_CLK。支持总线接口：General。
22SDIO_DATA_0Digital_IO信号引脚 SDIO_DATA_0（方向：I/O，电压域：3.3V / 5.0V Standard Logic）。复用功能 (Alternate Functions)：SDIO_DATA_0。支持总线接口：General。
23SDIO_DATA_1Digital_IO信号引脚 SDIO_DATA_1（方向：I/O，电压域：3.3V / 5.0V Standard Logic）。复用功能 (Alternate Functions)：SDIO_DATA_1。支持总线接口：General。
24GPIO5Digital_IO信号引脚 GPIO5（方向：I/O，电压域：3.3V / 5.0V Standard Logic）。复用功能 (Alternate Functions)：GPIO5。支持总线接口：General。
25U0RXDDigital_IO信号引脚 U0RXD（方向：I/O，电压域：3.3V / 5.0V Standard Logic）。复用功能 (Alternate Functions)：U0RXD。支持总线接口：UART。
26U0TXDDigital_IO信号引脚 U0TXD（方向：I/O，电压域：3.3V / 5.0V Standard Logic）。复用功能 (Alternate Functions)：U0TXD。支持总线接口：UART。
27XTAL_OUTDigital_IO信号引脚 XTAL_OUT（方向：I/O，电压域：3.3V / 5.0V Standard Logic）。复用功能 (Alternate Functions)：XTAL_OUT。支持总线接口：RTC/CLK。
28XTAL_INDigital_IO信号引脚 XTAL_IN（方向：I/O，电压域：3.3V / 5.0V Standard Logic）。复用功能 (Alternate Functions)：XTAL_IN。支持总线接口：RTC/CLK。
29VDDDPower_In主供电输入引脚 (VDDD)，工作电压域：3.3V / 5.0V Standard Logic（最高耐压：5.5V）。
30VDDAPower_In主供电输入引脚 (VDDA)，工作电压域：3.3V / 5.0V Standard Logic（最高耐压：5.5V）。
31RES12KDigital_IO信号引脚 RES12K（方向：I/O，电压域：3.3V / 5.0V Standard Logic）。复用功能 (Alternate Functions)：RES12K。支持总线接口：General。
32EXT_RSTBDigital_IO信号引脚 EXT_RSTB（方向：I/O，电压域：3.3V / 5.0V Standard Logic）。复用功能 (Alternate Functions)：EXT_RSTB。支持总线接口：General。
33GNDGND0V 接地回路引脚 (GND)，用于芯片内部核心逻辑、I/O 驱动器及模拟电路参考地。
探索器件库封装厂商上传