⌘K
22 VERIFIED LIBS
Import PDF
ESP32-S3R8 RepresentativeESP32-S3R8 Package Dimensions
Kho Linh Kiện›ESPRESSIF›QFN-56(7x7)›ESP32-S3R8

ESP32-S3R8

MFR#: ESP32-S3R8QFN-56(7x7) · 57 chân · Pitch 0.40mmVERIFIED_MATCH★ 5.0 (0)

ESP32-S3R8 (QFN-56(7x7)) is a 56-pin wireless wi-fi / bluetooth le soc module featuring a 7.00 × 7.00 × 0.90 mm mechanical envelope (lead pitch e = 0.40 mm). Rated for 3.0V ~ 3.6V (Typ 3.3V) supply operation across -40°C ~ +85°C (Industrial Grade) with integrated Wi-Fi, Bluetooth / BLE, USB, UART, SPI, I2C, I2S, ADC, PWM, JTAG / SWD, RTC/CLK, SWD/JTAG interfaces.

XUẤT FILE:KiCad (.kicad_mod)Symbol (.kicad_sym)Fusion 360 (.lbr)3D .STEP.GLB.SVGPDF Datasheet
Chia sẻ / Nhúng
Bước lưới:
Đơn vị:
CHẾ ĐỘ LIÊN KẾT ĐỒNG BỘ (CROSS-PROBE)Chạm hoặc rê chuột vào bất kỳ chân nào trên Symbol, Footprint, Mô hình 3D hoặc Bảng Sơ đồ chân để đồng bộ hóa 4 chiều
[1] KÝ HIỆU SYMBOL (IEEE-315)
U1 · ESP32-S3R8 (QFN-56(7x7))1LNA_IN2VDD3P33VDD3P34CHIP_PU5RTC_GPIO06RTC_GPIO17RTC_GPIO28RTC_GPIO39RTC_GPIO410RTC_GPIO511RTC_GPIO612RTC_GPIO713RTC_GPIO814RTC_GPIO915RTC_GPIO1016RTC_GPIO1117RTC_GPIO1218RTC_GPIO1319RTC_GPIO1420VDD3P3_RTC21RTC_GPIO1522RTC_GPIO1623RTC_GPIO1724RTC_GPIO1825RTC_GPIO1926RTC_GPIO2027RTC_GPIO2128SPICS129VDD_SPI57GND56VDDA55VDDA54XTAL_P53XTAL_N52GPIO4651GPIO4550U0RXD49U0TXD48MTMS47MTDI46VDD3P3_CPU45MTDO44MTCK43GPIO3842GPIO3741GPIO3640GPIO3539GPIO3438GPIO3337SPICLK_P36SPICLK_N35SPID34SPIQ33SPICLK32SPICS031SPIWP30SPIHDGrid Pitch = 2.54mm (IEEE-315)-17.8-12.7-7.6-2.52.57.612.717.843.238.133.027.922.917.812.77.62.5-2.5-7.6-12.7-17.8-22.9-27.9-33.0-38.1-43.2mm
[2] FOOTPRINT 2D (IPC-7351B)
123456789101112131415161718192021222324252627282930313233343536373839404142434445464748495051525354555657E=7.00mm · Pitch e=0.40mmD=7.00mm-6-5-4-3-2-101234566543210-1-2-3-4-5-6mm
[3] MÔ HÌNH 3D (.STEP / .GLB)
Kích thước vỏ: 7.00mm × 7.00mm · Pitch: 0.40mm · Bước lưới thước đo: 1.00mmĐồng bộ <100ms

Sơ đồ Chân Đồng bộ Symbol/2D/3D (57/57)

Chạm hoặc rê chuột vào từng chân để làm sáng đồng thời trên Symbol, Footprint và 3D
ChânKý hiệuLoạiChức năng (EN)
1LNA_INI/OMultiplexed I/O & Peripheral Pin LNA_IN (General)
2VDD3P3PowerPower Supply Input (VDD3P3 — 3.3V VDD3P3 (3.0V ~ 3.6V))
3VDD3P3PowerPower Supply Input (VDD3P3 — 3.3V VDD3P3 (3.0V ~ 3.6V))
4CHIP_PUISystem Enable & Hardware Reset (CHIP_PU)
5RTC_GPIO0I/OMultiplexed I/O & Peripheral Pin RTC_GPIO0 (RTC/CLK)
6RTC_GPIO1I/OMultiplexed I/O & Peripheral Pin RTC_GPIO1 (RTC/CLK)
7RTC_GPIO2I/OMultiplexed I/O & Peripheral Pin RTC_GPIO2 (RTC/CLK)
8RTC_GPIO3I/OMultiplexed I/O & Peripheral Pin RTC_GPIO3 (RTC/CLK)
9RTC_GPIO4I/OMultiplexed I/O & Peripheral Pin RTC_GPIO4 (RTC/CLK)
10RTC_GPIO5I/OMultiplexed I/O & Peripheral Pin RTC_GPIO5 (RTC/CLK)
11RTC_GPIO6I/OMultiplexed I/O & Peripheral Pin RTC_GPIO6 (RTC/CLK)
12RTC_GPIO7I/OMultiplexed I/O & Peripheral Pin RTC_GPIO7 (RTC/CLK)
13RTC_GPIO8I/OMultiplexed I/O & Peripheral Pin RTC_GPIO8 (RTC/CLK)
14RTC_GPIO9I/OMultiplexed I/O & Peripheral Pin RTC_GPIO9 (RTC/CLK)
15RTC_GPIO10I/OMultiplexed I/O & Peripheral Pin RTC_GPIO10 (RTC/CLK)
16RTC_GPIO11I/OMultiplexed I/O & Peripheral Pin RTC_GPIO11 (RTC/CLK)
17RTC_GPIO12I/OMultiplexed I/O & Peripheral Pin RTC_GPIO12 (RTC/CLK)
18RTC_GPIO13I/OMultiplexed I/O & Peripheral Pin RTC_GPIO13 (RTC/CLK)
19RTC_GPIO14I/OMultiplexed I/O & Peripheral Pin RTC_GPIO14 (RTC/CLK)
20VDD3P3_RTCPowerPower Supply Input (VDD3P3_RTC — 3.3V VDD3P3 (3.0V ~ 3.6V))
21RTC_GPIO15I/OMultiplexed I/O & Peripheral Pin RTC_GPIO15 (RTC/CLK)
22RTC_GPIO16I/OMultiplexed I/O & Peripheral Pin RTC_GPIO16 (RTC/CLK)
23RTC_GPIO17I/OMultiplexed I/O & Peripheral Pin RTC_GPIO17 (RTC/CLK)
24RTC_GPIO18I/OMultiplexed I/O & Peripheral Pin RTC_GPIO18 (RTC/CLK)
25RTC_GPIO19I/OMultiplexed I/O & Peripheral Pin RTC_GPIO19 (RTC/CLK)
26RTC_GPIO20I/OMultiplexed I/O & Peripheral Pin RTC_GPIO20 (RTC/CLK)
27RTC_GPIO21I/OMultiplexed I/O & Peripheral Pin RTC_GPIO21 (RTC/CLK)
28SPICS1I/OMultiplexed I/O & Peripheral Pin SPICS1 (SPI)
29VDD_SPIPowerRegulated Power Output (VDD_SPI — 3.3V VDD3P3 (3.0V ~ 3.6V))
30SPIHDI/OMultiplexed I/O & Peripheral Pin SPIHD (SPI)
31SPIWPI/OMultiplexed I/O & Peripheral Pin SPIWP (SPI)
32SPICS0I/OMultiplexed I/O & Peripheral Pin SPICS0 (SPI)
33SPICLKI/OMultiplexed I/O & Peripheral Pin SPICLK (SPI)
34SPIQI/OMultiplexed I/O & Peripheral Pin SPIQ (SPI)
35SPIDI/OMultiplexed I/O & Peripheral Pin SPID (SPI)
36SPICLK_NI/OMultiplexed I/O & Peripheral Pin SPICLK_N (SPI)
37SPICLK_PI/OMultiplexed I/O & Peripheral Pin SPICLK_P (SPI)
38GPIO33I/OMultiplexed I/O & Peripheral Pin GPIO33 (General)
39GPIO34I/OMultiplexed I/O & Peripheral Pin GPIO34 (General)
40GPIO35I/OMultiplexed I/O & Peripheral Pin GPIO35 (General)
41GPIO36I/OMultiplexed I/O & Peripheral Pin GPIO36 (General)
42GPIO37I/OMultiplexed I/O & Peripheral Pin GPIO37 (General)
43GPIO38I/OMultiplexed I/O & Peripheral Pin GPIO38 (General)
44MTCKI/OMultiplexed I/O & Peripheral Pin MTCK (SWD/JTAG)
45MTDOI/OMultiplexed I/O & Peripheral Pin MTDO (SWD/JTAG)
46VDD3P3_CPUPowerPower Supply Input (VDD3P3_CPU — 3.3V VDD3P3 (3.0V ~ 3.6V))
47MTDII/OMultiplexed I/O & Peripheral Pin MTDI (SWD/JTAG)
48MTMSI/OMultiplexed I/O & Peripheral Pin MTMS (SWD/JTAG)
49U0TXDI/OMultiplexed I/O & Peripheral Pin U0TXD (UART)
50U0RXDI/OMultiplexed I/O & Peripheral Pin U0RXD (UART)
51GPIO45I/OMultiplexed I/O & Peripheral Pin GPIO45 (General)
52GPIO46I/OMultiplexed I/O & Peripheral Pin GPIO46 (General)
53XTAL_NI/OMultiplexed I/O & Peripheral Pin XTAL_N (RTC/CLK)
54XTAL_PI/OMultiplexed I/O & Peripheral Pin XTAL_P (RTC/CLK)
55VDDAPowerPower Supply Input (VDDA — 3.3V VDD3P3 (3.0V ~ 3.6V))
56VDDAPowerPower Supply Input (VDDA — 3.3V VDD3P3 (3.0V ~ 3.6V))
57GNDGNDExposed Thermal & Ground Pad (GND)
PIN 1 LNA_IN
I/O
Multiplexed I/O & Peripheral Pin LNA_IN (General)
Lưu ý thiết kế: LowNoiseAmplifier(RFLNA)input/outputsignals
Tinh chỉnh Mật độ Hàn IPC-7351B & Span C/G/ZĐồng bộ <100ms

Hình ảnh & Bản vẽ Kích thước Trích xuất từ Datasheet PDF (5 Bản vẽ Chuẩn + 6 Hình Cắt đúng Phiên bản)

Bao gồm Ảnh đại diện, Bản vẽ kích thước cơ khí vỏ (Package Dimensions D×E×A), Bản vẽ Footprint khuyến nghị, Sơ đồ chân (Pinout) đã tách riêng đúng mã ESP32-S3R8 (QFN-56(7x7))
Mở Tệp PDF Datasheet Gốc
1. Ảnh Đại diện Linh kiệnREPRESENTATIVE
ESP32-S3R8 - 1. Ảnh Đại diện Linh kiện
Hình nhận diện & Top ViewPhóng to ›
2. Bản vẽ Kích thước Vỏ (D×E×A)PACKAGE DIMENSIONS
ESP32-S3R8 - 2. Bản vẽ Kích thước Vỏ (D×E×A)
QFN-56(7x7) · 7.00×7.00mm · Pitch 0.40mmPhóng to ›
3. Bản vẽ Footprint Khuyến nghịLAND PATTERN
ESP32-S3R8 - 3. Bản vẽ Footprint Khuyến nghị
IPC-7351B Land Pattern (57 Pads)Phóng to ›
4. Sơ đồ Chân Gốc PDF (Pinout)PINOUT DIAGRAM
ESP32-S3R8 - 4. Sơ đồ Chân Gốc PDF (Pinout)
Cấu hình 57 chân từ DatasheetPhóng to ›
5. Mạch Nguyên lý Ứng dụngSCHEMATIC
ESP32-S3R8 - 5. Mạch Nguyên lý Ứng dụng
Typical Application SchematicPhóng to ›
Hình ảnh & Biểu đồ Cắt tự động từ PDF Datasheet (6 hình · Trang 1/1)
Hiển thị hình 1–6 trên tổng 6 hình đúng phiên bản ESP32-S3R8
Trang 68 · p68_fig01ĐÚNG BIẾN THỂ
ESP32-S3R8 p68_fig01
Figure 5-1. QFN56 (7×7 mm) Package
Trang 1 · p01_fig01726×314px
ESP32-S3R8 p01_fig01
www.espressif.com
Trang 2 · p02_fig011654×1590px
ESP32-S3R8 p02_fig01
The functional block diagram of the SoC is shown below.
Trang 11 · p11_fig011404×1416px
ESP32-S3R8 p11_fig01
Figure 2-1. ESP32-S3 Pin Layout (Top View)
Trang 11 · p11_fig02816×264px
ESP32-S3R8 p11_fig02
ESP32-S3
Trang 11 · p11_fig01Trang 11
ESP32-S3R8 p11_fig01
Datasheet Page 11 (p11_fig01)

Thông số Kỹ thuật Trích xuất từ Datasheet (EN)

ESP32-S3R8 (QFN-56(7x7)) is a 56-pin wireless wi-fi / bluetooth le soc module featuring a 7.00 × 7.00 × 0.90 mm mechanical envelope (lead pitch e = 0.40 mm). Rated for 3.0V ~ 3.6V (Typ 3.3V) supply operation across -40°C ~ +85°C (Industrial Grade) with integrated Wi-Fi, Bluetooth / BLE, USB, UART, SPI, I2C, I2S, ADC, PWM, JTAG / SWD, RTC/CLK, SWD/JTAG interfaces.
Wireless Wi-Fi / Bluetooth LE SoC Module
Operating Supply VoltageV_CC / V_DD
3.0V ~ 3.6V (Typ 3.3V)
Place 100nF + 10µF X7R decoupling capacitors < 2mm from supply pins
Ambient Operating TemperatureT_A
-40°C ~ +85°C (Industrial Grade)
Industrial temperature grade; T_J(max) = +125°C
Clock / RF Operating Frequencyf_CLK / f_RF
2.4 GHz
Extracted from authoritative PDF specification tables
Current & Power RatingI_OUT / I_CC
500 mA
Observe per-pin absolute maximum current limits
Package Envelope (D × E × A)D × E × A
7.00 × 7.00 × 0.90 mm (A1=0.03 mm)
Package family: QFN (QFN-56(7x7))
Pin Count & Lead PitchN / e
56 Pins | Pitch e = 0.40 mm (15.7 mil)
Normalized to Center-to-Center Span C per IPC-7351B
Integrated Peripheral InterfacesBuses
Wi-Fi, Bluetooth / BLE, USB, UART, SPI, I2C, I2S, ADC, PWM, JTAG / SWD, RTC/CLK, SWD/JTAG
Cross-linked with 4D Pinout & Schematic Symbol
Reflow & Moisture SensitivityIPC / MSL
IPC-7351B Level B | J-STD-020 (Peak 260°C) | MSL-3
60% windowed solder paste stencil on thermal EPAD
Cảnh báo: Boot Strapping Pin Alert (MTDO, MTDI): Do not force conflicting external pull-ups/pull-downs during POR reset.
Cảnh báo: Connect exposed thermal pad (if present) to internal ground plane via 0.3mm stitched thermal vias.

Kiểm định 5 Chuẩn

Đánh giá tự động trước khi xuất file
5/5 PASS
✓
IEEE-315 Symbol57 chân phân nhóm tự động
OK
✓
IPC-7351B Land Pattern57 pads · Pitch 0.40mm
OK
✓
IPC-7525 Kem hàn 60%EPAD 4.48×4.48mm
OK
✓
DFM JLCPCB / PCBWayKhe hở Pad min: 0.25mm
OK
✓
3D STEP AP214 & GLBKhớp gốc tọa độ (0,0,0)
OK

Xác nhận Mạch Thật & Đánh giá Kỹ thuật

Chia sẻ kết quả đặt mạch thực tế (JLCPCB / PCBWay) hoặc gửi góp ý cải thiện thư viện
★ 5.00 PCB Verified

Kích thước Cơ khí & Land Pattern (QFN-56(7x7))

Trích xuất từ Datasheet & chuẩn hóa IPC-7351B
mm
Thân vỏ (D × E)Nominal
7.00 × 7.00 mm
Chiều cao (A) & Pitch (e)IPC-7351B
A=0.90mm · e=0.40mm
Kích thước Pad (W × L)Level B
0.22 × 0.85 mm
Số chân / Tổng số PadTopology
57P / 57Pad (QUAD_ROW)

BOM Ngoại vi Khuyến nghị & Mã IC Tương đương (Drop-in)

Linh kiện thụ động đi kèm theo sơ đồ nguyên lý tiêu chuẩn và các mã thay thế tương thích chân 1:1
DFM READY
Ký hiệu / Mã thay thếGiá trị / Kiểu vỏVai trò & Quy tắc Bố trí PCB (Layout Rule)
C1
Passive
100nF X7R
0402 / 0603
Tụ lọc nguồn 3V3 chịu xung dòng phát Wi-Fi TX (đỉnh ~500mA)
C2
Passive
100nF X7R
0402 / 0603
Mạch tạo trễ khởi động Power-On Reset tại chân EN (CHIP_PU)
C3
Passive
100nF X7R
0402 / 0603
Chân chọn chế độ nạp Firmware (IO0 trên ESP32/S2/S3, hoặc IO9 trên ESP32-C3)
C4
Passive
100nF X7R
0402 / 0603
Bảo vệ chống phóng tĩnh điện ESD trên đường USB D+/D-
ESP32-S3-MINI-1-N8 / 1U-N4R2
Alternative
PIN-TO-PINThay thế tương đương cho ESP32-S3R8 (QFN-56(7x7))

Câu hỏi Kỹ thuật Thường gặp (FAQ) — ESP32-S3R8 (QFN-56(7x7))

Giải đáp nhanh về sơ đồ chân Pinout, kích thước Land Pattern IPC-7351B và định dạng tệp CAD
IPC-7351B / IEEE-315

Sơ đồ chân (Pinout) và thông số điện áp của ESP32-S3R8 (QFN-56(7x7)) như thế nào?

Linh kiện ESP32-S3R8 do ESPRESSIF sản xuất đóng gói kiểu QFN-56(7x7) gồm 57 chân với bước chân (pitch) 0.40 mm. Các chân tiêu biểu gồm: Chân 1 (LNA_IN: Chân Đa năng Vào/Ra & Ngoại vi LNA_IN (General)), Chân 2 (VDD3P3: Chân cấp nguồn dương (VDD3P3 — 3.3V VDD3P3 (3.0V ~ 3.6V))), Chân 3 (VDD3P3: Chân cấp nguồn dương (VDD3P3 — 3.3V VDD3P3 (3.0V ~ 3.6V))), Chân 4 (CHIP_PU: Chân Khởi động lại / Kích hoạt Hệ thống (CHIP_PU)), Chân 5 (RTC_GPIO0: Chân Đa năng Vào/Ra & Ngoại vi RTC_GPIO0 (RTC/CLK)), Chân 6 (RTC_GPIO1: Chân Đa năng Vào/Ra & Ngoại vi RTC_GPIO1 (RTC/CLK)).

Kích thước Footprint chuẩn IPC-7351B của ESP32-S3R8 là bao nhiêu?

Theo bản vẽ cơ khí Datasheet và chuẩn hóa toán học IPC-7351B (Density Level B Nominal), thân vỏ ESP32-S3R8 (QFN-56(7x7)) có kích thước danh định 7.00 × 7.00 mm, bước chân e = 0.40 mm, tổng số 57 pad đồng kèm pad tản nhiệt trung tâm (EPAD) 4.48 × 4.48 mm chia lưới kem hàn 60% theo IPC-7525.

Tải thư viện KiCad (.kicad_mod, .kicad_sym), Fusion 360 (.lbr) và mô hình 3D STEP cho ESP32-S3R8 ở đâu?

Bạn có thể tải trực tiếp và miễn phí (giấy phép mở CERN-OHL-P-2.0) toàn bộ gói thư viện CAD đã hậu kiểm của ESP32-S3R8 (ESPRESSIF, QFN-56(7x7)) ngay trên trang này, bao gồm: KiCad 8 Footprint (.kicad_mod), KiCad Schematic Symbol (.kicad_sym), Autodesk Fusion 360 / Eagle (.lbr), và mô hình 3D MCAD (.STEP AP214 & WebGL .GLB).