⌘K
22 VERIFIED LIBS
Import PDF
ESP32-C5HR8-V1.2 RepresentativeESP32-C5HR8-V1.2 Package Dimensions
Kho Linh Kiện›ESPRESSIF›QFN-48(6x6)›ESP32-C5HR8-V1.2

ESP32-C5HR8-V1.2

MFR#: ESP32-C5HR8-V1.2QFN-48(6x6) · 49 chân · Pitch 0.50mmDISCREPANCY_REVIEW_REQUIRED★ 5.0 (0)

ESP32-C5HR8-V1.2 (QFN-48(6x6)) is a 48-pin wireless wi-fi / bluetooth le soc module featuring a 6.00 × 6.00 × 0.85 mm mechanical envelope (lead pitch e = 0.50 mm). Rated for 3.0V ~ 3.6V (Typ 3.3V) supply operation across -40°C ~ +85°C (Industrial Grade) with integrated Wi-Fi, Bluetooth / BLE, USB, UART, SPI, I2C, I2S, ADC, PWM, SDIO, JTAG / SWD, RTC/CLK, SWD/JTAG interfaces.

XUẤT FILE:KiCad (.kicad_mod)Symbol (.kicad_sym)Fusion 360 (.lbr)3D .STEP.GLB.SVGPDF Datasheet
Chia sẻ / Nhúng
Bước lưới:
Đơn vị:
CHẾ ĐỘ LIÊN KẾT ĐỒNG BỘ (CROSS-PROBE)Chạm hoặc rê chuột vào bất kỳ chân nào trên Symbol, Footprint, Mô hình 3D hoặc Bảng Sơ đồ chân để đồng bộ hóa 4 chiều
[1] KÝ HIỆU SYMBOL (IEEE-315)
U1 · ESP32-C5HR8-V1.2 (QFN-48(6x6))1VDDA62GND3VDDA74XTAL_N5XTAL_P6VDDA87CHIP_PU8VDDPST19XTAL_32K_P10XTAL_32K_N11MTMS12MTDI13MTCK14MTDO15GPIO616GPIO717GPIO818GPIO919GPIO1020U0TXD21U0RXD22GPIO1323GPIO1424VDDPST225SPICS149GND48ANT_5G47GND46VDDA545VDDA444VDDA343GND42ANT_2G41VDDA240VDDA139VDDPST338GPIO2837GPIO2736GPIO2635GPIO2534GPIO2433GPIO2332SPID31SPICLK30SPIHD29VDD_SPI28SPIWP27SPIQ26SPICS0Grid Pitch = 2.54mm (IEEE-315)-17.8-12.7-7.6-2.52.57.612.717.838.133.027.922.917.812.77.62.5-2.5-7.6-12.7-17.8-22.9-27.9-33.0-38.1mm
[2] FOOTPRINT 2D (IPC-7351B)
12345678910111213141516171819202122232425262728293031323334353637383940414243444546474849E=6.00mm · Pitch e=0.50mmD=6.00mm-5-4-3-2-1012345543210-1-2-3-4-5mm
[3] MÔ HÌNH 3D (.STEP / .GLB)
Kích thước vỏ: 6.00mm × 6.00mm · Pitch: 0.50mm · Bước lưới thước đo: 1.00mmĐồng bộ <100ms

Sơ đồ Chân Đồng bộ Symbol/2D/3D (49/49)

Chạm hoặc rê chuột vào từng chân để làm sáng đồng thời trên Symbol, Footprint và 3D
ChânKý hiệuLoạiChức năng (EN)
1VDDA6PowerPower Supply Input (VDDA6 — 3.3V VDD3P3 (3.0V ~ 3.6V))
2GNDGNDGround Reference Pin (GND)
3VDDA7PowerPower Supply Input (VDDA7 — 3.3V VDD3P3 (3.0V ~ 3.6V))
4XTAL_NI/OMultiplexed I/O & Peripheral Pin XTAL_N (RTC/CLK)
5XTAL_PI/OMultiplexed I/O & Peripheral Pin XTAL_P (RTC/CLK)
6VDDA8PowerPower Supply Input (VDDA8 — 3.3V VDD3P3 (3.0V ~ 3.6V))
7CHIP_PUISystem Enable & Hardware Reset (CHIP_PU)
8VDDPST1PowerPower Supply Input (VDDPST1 — 3.3V VDD3P3 (3.0V ~ 3.6V))
9XTAL_32K_PI/OMultiplexed I/O & Peripheral Pin XTAL_32K_P (RTC/CLK)
10XTAL_32K_NI/OMultiplexed I/O & Peripheral Pin XTAL_32K_N (RTC/CLK)
11MTMSI/OMultiplexed I/O & Peripheral Pin MTMS (SWD/JTAG)
12MTDII/OMultiplexed I/O & Peripheral Pin MTDI (SWD/JTAG)
13MTCKI/OMultiplexed I/O & Peripheral Pin MTCK (SWD/JTAG)
14MTDOI/OMultiplexed I/O & Peripheral Pin MTDO (SWD/JTAG)
15GPIO6I/OMultiplexed I/O & Peripheral Pin GPIO6 (General)
16GPIO7I/OMultiplexed I/O & Peripheral Pin GPIO7 (General)
17GPIO8I/OMultiplexed I/O & Peripheral Pin GPIO8 (General)
18GPIO9I/OMultiplexed I/O & Peripheral Pin GPIO9 (General)
19GPIO10I/OMultiplexed I/O & Peripheral Pin GPIO10 (General)
20U0TXDI/OMultiplexed I/O & Peripheral Pin U0TXD (UART)
21U0RXDI/OMultiplexed I/O & Peripheral Pin U0RXD (UART)
22GPIO13I/OMultiplexed I/O & Peripheral Pin GPIO13 (General)
23GPIO14I/OMultiplexed I/O & Peripheral Pin GPIO14 (General)
24VDDPST2PowerPower Supply Input (VDDPST2 — 3.3V VDD3P3 (3.0V ~ 3.6V))
25SPICS1I/OMultiplexed I/O & Peripheral Pin SPICS1 (SPI)
26SPICS0I/OMultiplexed I/O & Peripheral Pin SPICS0 (SPI)
27SPIQI/OMultiplexed I/O & Peripheral Pin SPIQ (SPI)
28SPIWPI/OMultiplexed I/O & Peripheral Pin SPIWP (SPI)
29VDD_SPIPowerRegulated Power Output (VDD_SPI — 3.3V VDD3P3 (3.0V ~ 3.6V))
30SPIHDI/OMultiplexed I/O & Peripheral Pin SPIHD (SPI)
31SPICLKI/OMultiplexed I/O & Peripheral Pin SPICLK (SPI)
32SPIDI/OMultiplexed I/O & Peripheral Pin SPID (SPI)
33GPIO23I/OMultiplexed I/O & Peripheral Pin GPIO23 (General)
34GPIO24I/OMultiplexed I/O & Peripheral Pin GPIO24 (General)
35GPIO25I/OMultiplexed I/O & Peripheral Pin GPIO25 (General)
36GPIO26I/OMultiplexed I/O & Peripheral Pin GPIO26 (General)
37GPIO27I/OMultiplexed I/O & Peripheral Pin GPIO27 (General)
38GPIO28I/OMultiplexed I/O & Peripheral Pin GPIO28 (General)
39VDDPST3PowerPower Supply Input (VDDPST3 — 3.3V VDD3P3 (3.0V ~ 3.6V))
40VDDA1PowerPower Supply Input (VDDA1 — 3.3V VDD3P3 (3.0V ~ 3.6V))
41VDDA2PowerPower Supply Input (VDDA2 — 3.3V VDD3P3 (3.0V ~ 3.6V))
42ANT_2GI/OMultiplexed I/O & Peripheral Pin ANT_2G (General)
43GNDGNDGround Reference Pin (GND)
44VDDA3PowerPower Supply Input (VDDA3 — 3.3V VDD3P3 (3.0V ~ 3.6V))
45VDDA4PowerPower Supply Input (VDDA4 — 3.3V VDD3P3 (3.0V ~ 3.6V))
46VDDA5PowerPower Supply Input (VDDA5 — 3.3V VDD3P3 (3.0V ~ 3.6V))
47GNDGNDGround Reference Pin (GND)
48ANT_5GI/OMultiplexed I/O & Peripheral Pin ANT_5G (General)
49GNDGNDExposed Thermal & Ground Pad (GND)
PIN 1 VDDA6
Power
Power Supply Input (VDDA6 — 3.3V VDD3P3 (3.0V ~ 3.6V))
Lưu ý thiết kế: Primary positive power supply input (VDDA6) operating in the 3.3V VDD3P3 (3.0V ~ 3.6V) domain (Max rating: 3.6V).
Tinh chỉnh Mật độ Hàn IPC-7351B & Span C/G/ZĐồng bộ <100ms

Hình ảnh & Bản vẽ Kích thước Trích xuất từ Datasheet PDF (5 Bản vẽ Chuẩn + 6 Hình Cắt đúng Phiên bản)

Bao gồm Ảnh đại diện, Bản vẽ kích thước cơ khí vỏ (Package Dimensions D×E×A), Bản vẽ Footprint khuyến nghị, Sơ đồ chân (Pinout) đã tách riêng đúng mã ESP32-C5HR8-V1.2 (QFN-48(6x6))
Mở Tệp PDF Datasheet Gốc
1. Ảnh Đại diện Linh kiệnREPRESENTATIVE
ESP32-C5HR8-V1.2 - 1. Ảnh Đại diện Linh kiện
Hình nhận diện & Top ViewPhóng to ›
2. Bản vẽ Kích thước Vỏ (D×E×A)PACKAGE DIMENSIONS
ESP32-C5HR8-V1.2 - 2. Bản vẽ Kích thước Vỏ (D×E×A)
QFN-48(6x6) · 6.00×6.00mm · Pitch 0.50mmPhóng to ›
3. Bản vẽ Footprint Khuyến nghịLAND PATTERN
ESP32-C5HR8-V1.2 - 3. Bản vẽ Footprint Khuyến nghị
IPC-7351B Land Pattern (49 Pads)Phóng to ›
4. Sơ đồ Chân Gốc PDF (Pinout)PINOUT DIAGRAM
ESP32-C5HR8-V1.2 - 4. Sơ đồ Chân Gốc PDF (Pinout)
Cấu hình 49 chân từ DatasheetPhóng to ›
5. Mạch Nguyên lý Ứng dụngSCHEMATIC
ESP32-C5HR8-V1.2 - 5. Mạch Nguyên lý Ứng dụng
Typical Application SchematicPhóng to ›
Hình ảnh & Biểu đồ Cắt tự động từ PDF Datasheet (6 hình · Trang 1/1)
Hiển thị hình 1–6 trên tổng 6 hình đúng phiên bản ESP32-C5HR8-V1.2
Trang 81 · p81_fig01ĐÚNG BIẾN THỂ
ESP32-C5HR8-V1.2 p81_fig01
图7-1. QFN48 (6×6 mm) 封装
Trang 1 · p01_fig01336×313px
ESP32-C5HR8-V1.2 p01_fig01
5) ESPRESSIF
Trang 2 · p02_fig011739×1898px
ESP32-C5HR8-V1.2 p02_fig01
ESP32-C5 功能框图
Trang 16 · p16_fig011792×1733px
ESP32-C5HR8-V1.2 p16_fig01
图2-1. ESP32-C5HR2 & ESP32-C5HR8 管脚布局（俯视图）
Trang 16 · p16_fig01Trang 16
ESP32-C5HR8-V1.2 p16_fig01
Datasheet Page 16 (p16_fig01)
Trang 81 · p81_fig01Trang 81
ESP32-C5HR8-V1.2 p81_fig01
Datasheet Page 81 (p81_fig01)

Thông số Kỹ thuật Trích xuất từ Datasheet (EN)

ESP32-C5HR8-V1.2 (QFN-48(6x6)) is a 48-pin wireless wi-fi / bluetooth le soc module featuring a 6.00 × 6.00 × 0.85 mm mechanical envelope (lead pitch e = 0.50 mm). Rated for 3.0V ~ 3.6V (Typ 3.3V) supply operation across -40°C ~ +85°C (Industrial Grade) with integrated Wi-Fi, Bluetooth / BLE, USB, UART, SPI, I2C, I2S, ADC, PWM, SDIO, JTAG / SWD, RTC/CLK, SWD/JTAG interfaces.
Wireless Wi-Fi / Bluetooth LE SoC Module
Operating Supply VoltageV_CC / V_DD
3.0V ~ 3.6V (Typ 3.3V)
Place 100nF + 10µF X7R decoupling capacitors < 2mm from supply pins
Ambient Operating TemperatureT_A
-40°C ~ +85°C (Industrial Grade)
Industrial temperature grade; T_J(max) = +125°C
Clock / RF Operating Frequencyf_CLK / f_RF
5 GHz
Extracted from authoritative PDF specification tables
Current & Power RatingI_OUT / I_CC
I_TX(peak) ≈ 310 mA @ 3.3V | Deep-Sleep ≈ 10 µA | I_GPIO(max) = 40 mA
Observe per-pin absolute maximum current limits
Package Envelope (D × E × A)D × E × A
6.00 × 6.00 × 0.85 mm (A1=0.03 mm)
Package family: QFN (QFN-48(6x6))
Pin Count & Lead PitchN / e
48 Pins | Pitch e = 0.50 mm (19.7 mil)
Normalized to Center-to-Center Span C per IPC-7351B
Integrated Peripheral InterfacesBuses
Wi-Fi, Bluetooth / BLE, USB, UART, SPI, I2C, I2S, ADC, PWM, SDIO, JTAG / SWD, RTC/CLK, SWD/JTAG
Cross-linked with 4D Pinout & Schematic Symbol
Reflow & Moisture SensitivityIPC / MSL
IPC-7351B Level B | J-STD-020 (Peak 260°C) | MSL-3
60% windowed solder paste stencil on thermal EPAD
Cảnh báo: Boot Strapping Pin Alert (MTDI, MTDO): Do not force conflicting external pull-ups/pull-downs during POR reset.
Cảnh báo: Connect exposed thermal pad (if present) to internal ground plane via 0.3mm stitched thermal vias.

Kiểm định 5 Chuẩn

Đánh giá tự động trước khi xuất file
5/5 PASS
✓
IEEE-315 Symbol49 chân phân nhóm tự động
OK
✓
IPC-7351B Land Pattern49 pads · Pitch 0.50mm
OK
✓
IPC-7525 Kem hàn 60%EPAD 3.84×3.84mm
OK
✓
DFM JLCPCB / PCBWayKhe hở Pad min: 0.25mm
OK
✓
3D STEP AP214 & GLBKhớp gốc tọa độ (0,0,0)
OK

Xác nhận Mạch Thật & Đánh giá Kỹ thuật

Chia sẻ kết quả đặt mạch thực tế (JLCPCB / PCBWay) hoặc gửi góp ý cải thiện thư viện
★ 5.00 PCB Verified

Kích thước Cơ khí & Land Pattern (QFN-48(6x6))

Trích xuất từ Datasheet & chuẩn hóa IPC-7351B
mm
Thân vỏ (D × E)Nominal
6.00 × 6.00 mm
Chiều cao (A) & Pitch (e)IPC-7351B
A=0.85mm · e=0.50mm
Kích thước Pad (W × L)Level B
0.28 × 0.85 mm
Số chân / Tổng số PadTopology
49P / 49Pad (QUAD_ROW)

BOM Ngoại vi Khuyến nghị & Mã IC Tương đương (Drop-in)

Linh kiện thụ động đi kèm theo sơ đồ nguyên lý tiêu chuẩn và các mã thay thế tương thích chân 1:1
DFM READY
Ký hiệu / Mã thay thếGiá trị / Kiểu vỏVai trò & Quy tắc Bố trí PCB (Layout Rule)
C1
Passive
100nF X7R
0402 / 0603
Tụ lọc nguồn 3V3 chịu xung dòng phát Wi-Fi TX (đỉnh ~500mA)
C2
Passive
100nF X7R
0402 / 0603
Mạch tạo trễ khởi động Power-On Reset tại chân EN (CHIP_PU)
C3
Passive
100nF X7R
0402 / 0603
Chân chọn chế độ nạp Firmware (IO0 trên ESP32/S2/S3, hoặc IO9 trên ESP32-C3)
C4
Passive
100nF X7R
0402 / 0603
Bảo vệ chống phóng tĩnh điện ESD trên đường USB D+/D-
ESP32-S3-MINI-1-N8 / 1U-N4R2
Alternative
PIN-TO-PINThay thế tương đương cho ESP32-C5HR8-V1.2 (QFN-48(6x6))

Câu hỏi Kỹ thuật Thường gặp (FAQ) — ESP32-C5HR8-V1.2 (QFN-48(6x6))

Giải đáp nhanh về sơ đồ chân Pinout, kích thước Land Pattern IPC-7351B và định dạng tệp CAD
IPC-7351B / IEEE-315

Sơ đồ chân (Pinout) và thông số điện áp của ESP32-C5HR8-V1.2 (QFN-48(6x6)) như thế nào?

Linh kiện ESP32-C5HR8-V1.2 do ESPRESSIF sản xuất đóng gói kiểu QFN-48(6x6) gồm 49 chân với bước chân (pitch) 0.50 mm. Các chân tiêu biểu gồm: Chân 1 (VDDA6: Chân cấp nguồn dương (VDDA6 — 3.3V VDD3P3 (3.0V ~ 3.6V))), Chân 2 (GND: Chân Mass Tham chiếu (GND)), Chân 3 (VDDA7: Chân cấp nguồn dương (VDDA7 — 3.3V VDD3P3 (3.0V ~ 3.6V))), Chân 4 (XTAL_N: Chân Đa năng Vào/Ra & Ngoại vi XTAL_N (RTC/CLK)), Chân 5 (XTAL_P: Chân Đa năng Vào/Ra & Ngoại vi XTAL_P (RTC/CLK)), Chân 6 (VDDA8: Chân cấp nguồn dương (VDDA8 — 3.3V VDD3P3 (3.0V ~ 3.6V))).

Kích thước Footprint chuẩn IPC-7351B của ESP32-C5HR8-V1.2 là bao nhiêu?

Theo bản vẽ cơ khí Datasheet và chuẩn hóa toán học IPC-7351B (Density Level B Nominal), thân vỏ ESP32-C5HR8-V1.2 (QFN-48(6x6)) có kích thước danh định 6.00 × 6.00 mm, bước chân e = 0.50 mm, tổng số 49 pad đồng kèm pad tản nhiệt trung tâm (EPAD) 3.84 × 3.84 mm chia lưới kem hàn 60% theo IPC-7525.

Tải thư viện KiCad (.kicad_mod, .kicad_sym), Fusion 360 (.lbr) và mô hình 3D STEP cho ESP32-C5HR8-V1.2 ở đâu?

Bạn có thể tải trực tiếp và miễn phí (giấy phép mở CERN-OHL-P-2.0) toàn bộ gói thư viện CAD đã hậu kiểm của ESP32-C5HR8-V1.2 (ESPRESSIF, QFN-48(6x6)) ngay trên trang này, bao gồm: KiCad 8 Footprint (.kicad_mod), KiCad Schematic Symbol (.kicad_sym), Autodesk Fusion 360 / Eagle (.lbr), và mô hình 3D MCAD (.STEP AP214 & WebGL .GLB).