ChipDocs.org
⌘K
2284 部品PDFアップロード
CRT9006-83HSBIP (PDIP-24_L31.0-W13.5-P2.54-LS15.2-BL) — Symbol, Footprint IPC-7351B & 3D STEP Model

CRT9006-83HSBIP

MICROCHIPID: C20537916PDIP-24_L31.0-W13.5-P2.54-LS15.2-BL · 24 ピン · Pitch 2.54mmIPC-7351B Verified5.0 (0)
4D 同期クロスプローブモード (CROSS-PROBE)ピンをクリックまたはホバーすると、シンボル、フットプリント、3Dモデル上で同時に強調表示されます
1. シンボル
U1 · CRT9006-83HSBIP (PDIP-24_L31.0-W13.5-P2.54-LS15.2-BL)1DOUT32DOUT23DOUT14DOUT05CLK6WREN#7CLRCNT#8CKEN9DIN010DIN111DIN212DIN324GND23DOUT422DOUT521DOUT620DOUT719OE#18OF17DIN716DIN615DIN514DIN413+5VGrid Pitch = 2.54mm (IEEE-315)-17.8-12.7-7.6-2.52.57.612.717.820.315.210.25.10-5.1-10.2-15.2-20.3mm
2. 2Dフットプリント
123456789101112131415161718192021222324E=13.70mm · Pitch e=2.54mmD=29.94mm-16-14-12-10-8-6-4-202468101214162321191715131197531-1-3-5-7-9-11-13-15-17-19-21-23mm
3. 3Dモデル
パッケージ外形: 13.70mm × 29.94mm · ピッチ: 2.54mm · ルーラー目盛: 1.00mm同期完了 <100ms

同期ピン配置 (Symbol / 2D / 3D) (24/24)

ピンをクリックまたはホバーすると、シンボル、フットプリント、3Dモデル上で同時に強調表示されます
ピン記号種別機能説明 (JA)
1DOUT3I/OマルチプレクスI/O・ペリフェラル端子 DOUT3 (General)
2DOUT2I/OマルチプレクスI/O・ペリフェラル端子 DOUT2 (General)
3DOUT1I/OマルチプレクスI/O・ペリフェラル端子 DOUT1 (General)
4DOUT0I/OマルチプレクスI/O・ペリフェラル端子 DOUT0 (General)
5CLKI/OマルチプレクスI/O・ペリフェラル端子 CLK (General)
6WREN#I/OマルチプレクスI/O・ペリフェラル端子 WREN# (General)
7CLRCNT#I/OマルチプレクスI/O・ペリフェラル端子 CLRCNT# (General)
8CKENI/OマルチプレクスI/O・ペリフェラル端子 CKEN (General)
9DIN0I/OマルチプレクスI/O・ペリフェラル端子 DIN0 (General)
10DIN1I/OマルチプレクスI/O・ペリフェラル端子 DIN1 (General)
11DIN2I/OマルチプレクスI/O・ペリフェラル端子 DIN2 (General)
12DIN3I/OマルチプレクスI/O・ペリフェラル端子 DIN3 (General)
13+5VPower電源供給入力 (+5V — 3.3V / 5.0V Standard Logic)
14DIN4I/OマルチプレクスI/O・ペリフェラル端子 DIN4 (General)
15DIN5I/OマルチプレクスI/O・ペリフェラル端子 DIN5 (General)
16DIN6I/OマルチプレクスI/O・ペリフェラル端子 DIN6 (General)
17DIN7I/OマルチプレクスI/O・ペリフェラル端子 DIN7 (General)
18OFI/OマルチプレクスI/O・ペリフェラル端子 OF (General)
19OE#I/OマルチプレクスI/O・ペリフェラル端子 OE# (General)
20DOUT7I/OマルチプレクスI/O・ペリフェラル端子 DOUT7 (General)
21DOUT6I/OマルチプレクスI/O・ペリフェラル端子 DOUT6 (General)
22DOUT5I/OマルチプレクスI/O・ペリフェラル端子 DOUT5 (General)
23DOUT4I/OマルチプレクスI/O・ペリフェラル端子 DOUT4 (General)
24GNDGNDグラウンド基準端子 (GND)
PIN 1 DOUT3
I/O
マルチプレクスI/O・ペリフェラル端子 DOUT3 (General)
設計上の注意点: Signal terminal DOUT3 (I/O, 3.3V / 5.0V Standard Logic domain). Multiplexed alternate functions: DOUT3. Supported peripheral buses: General.
IPC-7351B はんだ付け密度 & スパン C/G/Z 設定

データシートPDF直接表示 & 技術図面ギャラリー (6 標準図面 + 6 抽出図面)

原本PDFを直接閲覧、または図面をクリックして全画面拡大
PDFを別ウィンドウで開く ↗PDFデータシート閲覧 (.pdf)
PDF VIEWERメーカー公式データシート: CRT9006-83HSBIP (MICROCHIP · PDIP-24_L31.0-W13.5-P2.54-LS15.2-BL)
下の埋め込み PDF ビューア内でスクロールやキーワード検索 (Ctrl+F) が可能です
1. 実装3D外観モデルREPRESENTATIVE
CRT9006-83HSBIP (PDIP-24_L31.0-W13.5-P2.54-LS15.2-BL) - 1. 実装3D外観モデル
高精度3Dソリッドモデル拡大 ›
2. 標準ピン配置図 (上面)CLEANROOM PINOUT
CRT9006-83HSBIP (PDIP-24_L31.0-W13.5-P2.54-LS15.2-BL) - 2. 標準ピン配置図 (上面)
パッケージ正規ピン配置 (24ピン)拡大 ›
3. 原本データシートピン図PDF PINOUT
CRT9006-83HSBIP (PDIP-24_L31.0-W13.5-P2.54-LS15.2-BL) - 3. 原本データシートピン図
無トリミングピン配置図拡大 ›
4. パッケージ外形寸法図 (D×E×A)PACKAGE DIMENSIONS
CRT9006-83HSBIP (PDIP-24_L31.0-W13.5-P2.54-LS15.2-BL) - 4. パッケージ外形寸法図 (D×E×A)
PDIP-24_L31.0-W13.5-P2.54-LS15.2-BL · 13.70×29.94mm · ピッチ 2.54mm拡大 ›
5. 推奨PCBフットプリントLAND PATTERN
CRT9006-83HSBIP (PDIP-24_L31.0-W13.5-P2.54-LS15.2-BL) - 5. 推奨PCBフットプリント
IPC-7351B パッド (24 Pads)拡大 ›
6. アプリケーション参考回路SCHEMATIC
CRT9006-83HSBIP (PDIP-24_L31.0-W13.5-P2.54-LS15.2-BL) - 6. アプリケーション参考回路
Typical Application Schematic拡大 ›
PDF データシート原本ピン配置・技術図面ライブラリ (6 点 · 1/1 ページ)
CRT9006 シリーズの切り抜きなし原本図面 6 点中 1–6 点目を表示
P1 · p01_fig011803×2302px
CRT9006-83HSBIP (PDIP-24_L31.0-W13.5-P2.54-LS15.2-BL) — Single Row Buffer FEATURES: PIN CONFIGURATION OC Low Cost Solution to CRT Memory Contention Problem CO Provides Enhanced Processor Throughput for CRT courts C}1 24) GND Display Systems voutz C2 235) pouts O Provides 8 Bit Wide Variable Leng
Single Row Buffer FEATURES: PIN CONFIGURATION OC Low Cost Solution to CRT Memory Contention Problem CO Provides Enhanced Processor Throughput for CRT courts C}1 24) GND Display Systems voutz C2 235) pouts O Provides 8 Bit Wide Variable Leng
P2 · p02_fig011803×2302px
CRT9006-83HSBIP (PDIP-24_L31.0-W13.5-P2.54-LS15.2-BL) — DESCRIPTION OF PIN FUNCTIONS = DATA OUTPUTS DOUT3-DOUT® | Data Outputs from the internal output latch. cLock CLK Character clock. The negative-going edge of CLK clocks the latches. When CKEN (pin 8) is high, CLK will increment the address c
DESCRIPTION OF PIN FUNCTIONS = DATA OUTPUTS DOUT3-DOUT® | Data Outputs from the internal output latch. cLock CLK Character clock. The negative-going edge of CLK clocks the latches. When CKEN (pin 8) is high, CLK will increment the address c
P2 · p02_fig01P2
CRT9006-83HSBIP (PDIP-24_L31.0-W13.5-P2.54-LS15.2-BL) — Datasheet Page 2 (p02_fig01)
Datasheet Page 2 (p02_fig01)
P4 · p04_fig011803×2302px
CRT9006-83HSBIP (PDIP-24_L31.0-W13.5-P2.54-LS15.2-BL) — FIGURE 1: AC CHARACTERISTICS -_——, —__ ee ten pl oe cux i tb ow TDR LB /T/L, | twcro—*] ant tence ~ Nowouo ll omen — — team WREN ‘ , COTPUT DATE \TASTATE cour TTT LLL Soe to x ey en Ir or cm} ew CURCNT FIGURE 2: SINGLE ROW BUFFER READ TIMIN
FIGURE 1: AC CHARACTERISTICS -_——, —__ ee ten pl oe cux i tb ow TDR LB /T/L, | twcro—*] ant tence ~ Nowouo ll omen — — team WREN ‘ , COTPUT DATE \TASTATE cour TTT LLL Soe to x ey en Ir or cm} ew CURCNT FIGURE 2: SINGLE ROW BUFFER READ TIMIN
P5 · p05_fig011803×2302px
CRT9006-83HSBIP (PDIP-24_L31.0-W13.5-P2.54-LS15.2-BL) — & °_agzcr< 5 3 “3 c uw gee al ae g FA 3 oI [GH eg 5 F3 oH = Lf 4 Ir} # Z sd 3 e x : je ee E Poo gd Tt 3 5 > 28 a! 3 g a 2 e 5 3 | — 2 g i 8 8 BE RS & a al a 3 £ if 3 OQ) soe Bos 5 2 2 q 2 QO _— Bs aly 3) f 4s 4 £ bE Tin an: 3 2 z 5 wie g By
& °_agzcr< 5 3 “3 c uw gee al ae g FA 3 oI [GH eg 5 F3 oH = Lf 4 Ir} # Z sd 3 e x : je ee E Poo gd Tt 3 5 > 28 a! 3 g a 2 e 5 3 | — 2 g i 8 8 BE RS & a al a 3 £ if 3 OQ) soe Bos 5 2 2 q 2 QO _— Bs aly 3) f 4s 4 £ bE Tin an: 3 2 z 5 wie g By
P6 · p06_fig011803×2302px
CRT9006-83HSBIP (PDIP-24_L31.0-W13.5-P2.54-LS15.2-BL) — FIGURE 4: TYPICAL READ TIMING FOR SRB CASCADED CONFIGURATION CuK SILI yt nn nn ny yUILN Be as cee ZIT TT 77. Ai MEMORY Ab SRESS —< AD XCEL CAE XRG [CRC Bee es XT TTT YD (CKEN« rr | Vv CURENT, aN Vv outro, —THREESTATE Xa XDT YG SDs XD XD XD
FIGURE 4: TYPICAL READ TIMING FOR SRB CASCADED CONFIGURATION CuK SILI yt nn nn ny yUILN Be as cee ZIT TT 77. Ai MEMORY Ab SRESS —< AD XCEL CAE XRG [CRC Bee es XT TTT YD (CKEN« rr | Vv CURENT, aN Vv outro, —THREESTATE Xa XDT YG SDs XD XD XD

電気仕様 & 部品詳細スペック (CRT9006-83HSBIP)

データシートから自動抽出された機能概要、外形寸法、電源電圧範囲、周辺機能インターフェース (JA)
標準電子部品・コネクタ
詳細概要:CRT9006-83HSBIP (PDIP-24_L31.0-W13.5-P2.54-LS15.2-BL) は 24 ピンの標準電子部品・コネクタで、パッケージ外形は 29.94 × 13.70 × 4.20 mm（ピンピッチ e = 2.54 mm）です。動作電源電圧 1.8V ~ 5.5V (Theo Datasheet)、動作温度範囲 -40°C ~ +85°C (Industrial Grade)、Standard I/O / Passive インターフェースを内蔵しています。
動作電源電圧範囲V_CC / V_DD
1.8V ~ 5.5V (Theo Datasheet)
電源ピンから 2mm 以内に 100nF + 10µF X7R パスコンを配置
動作周囲温度範囲T_A
-40°C ~ +85°C (Industrial Grade)
工業用温度グレード；最大接合部温度 T_J(max) = +125°C
動作クロック・無線周波数f_CLK / f_RF
DC / Broadband Passive
PDF データシート電気的特性より抽出
出力電流・消費電流定格I_OUT / I_CC
I_GPIO(max) = ±20 mA / pin | I_VDD(total) ≤ 150 mA
ピンあたりの絶対最大定格電流を厳守
パッケージ外形寸法 (D × E × A)D × E × A
29.94 × 13.70 × 4.20 mm (A1=0.51 mm)
パッケージ系列: DIP (PDIP-24_L31.0-W13.5-P2.54-LS15.2-BL)
ピン数・リードピッチN / e
24 Pins | Pitch e = 2.54 mm (100.0 mil)
IPC-7351B 中心間スパン C 準拠
内蔵ペリフェラルバスBuses
Standard I/O / Passive
回路図シンボル・2D フットプリント・3D モデル完全同期
リフロー実装・吸湿感度IPC / MSL
IPC-7351B Level B | J-STD-020 (ピーク 260°C) | MSL-3
サーマルパッドは 60% 分割ステンシル開口を推奨
エンジニアリング警告: 実装前にシルクスクリーンの 1 番ピン面取りマークを確認してください。
エンジニアリング警告: 放熱パッドは Ø0.3mm サーマルビアを介して GND プレーンへ確実に接続してください。

5点工業規格検証

ファイル出力前の自動幾何・電気チェック
5/5 合格
IEEE-315 シンボル24 ピン自動バス分類
OK
IPC-7351B フットプリント24 パッド · ピッチ 2.54mm
OK
IPC-7525 60% はんだペースト開口リフロー標準 1:1
OK
DFM製造基準 (JLCPCB / PCBWay)最小パッド間隙: 0.25mm
OK
3D STEP AP214 & GLB座標原点完全一致 (0,0,0)
OK

実機検証 & コミュニティ技術レビュー

データシートから自動抽出された機能概要、外形寸法、電源電圧範囲、周辺機能インターフェース
5.00 PCB Verified

機械寸法 & ランドパターン (PDIP-24_L31.0-W13.5-P2.54-LS15.2-BL)

データシートから抽出・IPC-7351B 準拠標準化
mm
パッケージ外形 (D × E)Nominal
29.94 × 13.70 mm
全高 (A) & ピッチ (e)IPC-7351B
A=4.20mm · e=2.54mm
パッド寸法 (W × L)Level B
1.60 × 1.60 mm
ピン数 / 総パッド数Topology
24P / 24Pad (THT_DIP)

推奨周辺部品 (BOM) & ピン互換代替品 (Drop-in)

標準アプリケーション回路の受動部品および 1:1 ピン互換代替型番
DFM READY
部品記号 / 代替型番定数 / パッケージ役割 & PCB レイアウトルール
N/A
BOM
応用回路に準拠
PDIP-24_L31.0-W13.5-P2.54-LS15.2-BL
定格負荷電流に応じた配線幅を確保し、IPC-2221 の絶縁沿面距離規格に準拠してください。

技術的なよくある質問 (FAQ) — CRT9006-83HSBIP (PDIP-24_L31.0-W13.5-P2.54-LS15.2-BL)

ピン配置、IPC-7351B ランドパターン寸法、CAD 出力フォーマットに関する回答
IPC-7351B / IEEE-315

CRT9006-83HSBIP (PDIP-24_L31.0-W13.5-P2.54-LS15.2-BL) のピン配置 (Pinout) および電源電圧仕様は？

MICROCHIP 製 CRT9006-83HSBIP (PDIP-24_L31.0-W13.5-P2.54-LS15.2-BL パッケージ) は全 24 ピン構成で、ピンピッチは 2.54 mm です。主なピン：1 (DOUT3: マルチプレクスI/O・ペリフェラル端子 DOUT3 (General)), 2 (DOUT2: マルチプレクスI/O・ペリフェラル端子 DOUT2 (General)), 3 (DOUT1: マルチプレクスI/O・ペリフェラル端子 DOUT1 (General)), 4 (DOUT0: マルチプレクスI/O・ペリフェラル端子 DOUT0 (General)), 5 (CLK: マルチプレクスI/O・ペリフェラル端子 CLK (General)), 6 (WREN#: マルチプレクスI/O・ペリフェラル端子 WREN# (General))。

CRT9006-83HSBIP の IPC-7351B 準拠 PCB フットプリント寸法は？

データシート外形図および IPC-7351B Level B (標準密度) に基づき、CRT9006-83HSBIP (PDIP-24_L31.0-W13.5-P2.54-LS15.2-BL) の本体外形は 13.70 × 29.94 mm、ピッチ e = 2.54 mm、合計 24 パッドで構成されています。

CRT9006-83HSBIP の KiCad (.kicad_mod, .kicad_sym)、Fusion 360 (.lbr)、3D STEP モデルはどこでダウンロードできますか？

このページから CERN-OHL-P-2.0 ライセンスの下で検証済みの CRT9006-83HSBIP (MICROCHIP, PDIP-24_L31.0-W13.5-P2.54-LS15.2-BL) CAD ライブラリパッケージ（KiCad 8、Autodesk Fusion 360 / Eagle .lbr、3D STEP AP214 & WebGL GLB）を無料で直接ダウンロードできます。

静的リファレンス付録：ピン配置表 (24 ピン) & CRT9006 シリーズバリエーション静的テーブルを開く
ピン番号 (Pin #)信号名 (Signal Name)電気種別 (Type)機能説明 & 回路設計上の注意
1DOUT3Digital_IO信号端子 DOUT3（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: DOUT3。対応バス/インターフェース: General。
2DOUT2Digital_IO信号端子 DOUT2（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: DOUT2。対応バス/インターフェース: General。
3DOUT1Digital_IO信号端子 DOUT1（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: DOUT1。対応バス/インターフェース: General。
4DOUT0Digital_IO信号端子 DOUT0（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: DOUT0。対応バス/インターフェース: General。
5CLKDigital_IO信号端子 CLK（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: CLK。対応バス/インターフェース: General。
6WREN#Digital_IO信号端子 WREN#（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: WREN#。対応バス/インターフェース: General。
7CLRCNT#Digital_IO信号端子 CLRCNT#（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: CLRCNT#。対応バス/インターフェース: General。
8CKENDigital_IO信号端子 CKEN（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: CKEN。対応バス/インターフェース: General。
9DIN0Digital_IO信号端子 DIN0（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: DIN0。対応バス/インターフェース: General。
10DIN1Digital_IO信号端子 DIN1（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: DIN1。対応バス/インターフェース: General。
11DIN2Digital_IO信号端子 DIN2（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: DIN2。対応バス/インターフェース: General。
12DIN3Digital_IO信号端子 DIN3（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: DIN3。対応バス/インターフェース: General。
13+5VPower_In3.3V / 5.0V Standard Logic 電源ドメインで動作する正電源入力端子 (+5V、最大定格: 5.5V) です。
14DIN4Digital_IO信号端子 DIN4（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: DIN4。対応バス/インターフェース: General。
15DIN5Digital_IO信号端子 DIN5（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: DIN5。対応バス/インターフェース: General。
16DIN6Digital_IO信号端子 DIN6（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: DIN6。対応バス/インターフェース: General。
17DIN7Digital_IO信号端子 DIN7（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: DIN7。対応バス/インターフェース: General。
18OFDigital_IO信号端子 OF（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: OF。対応バス/インターフェース: General。
19OE#Digital_IO信号端子 OE#（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: OE#。対応バス/インターフェース: General。
20DOUT7Digital_IO信号端子 DOUT7（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: DOUT7。対応バス/インターフェース: General。
21DOUT6Digital_IO信号端子 DOUT6（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: DOUT6。対応バス/インターフェース: General。
22DOUT5Digital_IO信号端子 DOUT5（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: DOUT5。対応バス/インターフェース: General。
23DOUT4Digital_IO信号端子 DOUT4（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: DOUT4。対応バス/インターフェース: General。
24GNDGND内部ロジック、I/Oドライバ、アナログ回路の共通帰路となる0Vグラウンド端子 (GND) です。
探索部品パッケージメーカーアップロード