⌘K
22 VERIFIED LIBS
Import PDF
CH368P RepresentativeCH368P Package Dimensions
Kho Linh Kiện›WCH›LQFP-100(14x14)›CH368P

CH368P

MFR#: CH368PLQFP-100(14x14) · 100 chân · Pitch 0.50mmIPC_TOLERANCE_VARIATION★ 5.0 (0)

CH368P (LQFP-100(14x14)) is a 100-pin standard electronic & interconnect component featuring a 14.00 × 14.00 × 1.60 mm mechanical envelope (lead pitch e = 0.50 mm). Rated for 1.8V ~ 5.5V (Theo Datasheet) supply operation across -40°C ~ +85°C (Industrial Grade) with integrated SPI, I2C interfaces.

XUẤT FILE:KiCad (.kicad_mod)Symbol (.kicad_sym)Fusion 360 (.lbr)3D .STEP.GLB.SVGPDF Datasheet
Chia sẻ / Nhúng
Bước lưới:
Đơn vị:
CHẾ ĐỘ LIÊN KẾT ĐỒNG BỘ (CROSS-PROBE)Chạm hoặc rê chuột vào bất kỳ chân nào trên Symbol, Footprint, Mô hình 3D hoặc Bảng Sơ đồ chân để đồng bộ hóa 4 chiều
[1] KÝ HIỆU SYMBOL (IEEE-315)
U1 · CH368P (LQFP-100(14x14))1RSTO2NC3NC4RSVD5WAKE#6PERST#7PERST#8VCC339GND10VCC1811PECKP12PECKN13VCC18A14GND15GND16RREF17GND18PERP19PERN20VCC18A21PETN22PETP23GND24NC25VCC3326VCC3327GND28SCL29SDA30SDX31SCS32INT#33D3134D3035D2936D2837GND38D2739D2640D2541D2442D2343D2244D2145D2046D1947D1848VCC1849GND50VCC33100WR#99RD#98ADDR97CS#96GND95A1594A1493A1392A1291A1190A1089A988A887VCC3386GND85A784A683A582A481A380A279A178A077GND76IOP_RD75IOP_WR74MEM_RD73MEM_WR72VCC3371GND70VCC1869D068D167D266D365D464D563D662D761GND60D0859D0958D1057D1156D1255D1354D1453D1552D1651D17Grid Pitch = 2.54mm (IEEE-315)-15.2-10.2-5.105.110.215.268.663.558.453.348.343.238.133.027.922.917.812.77.62.5-2.5-7.6-12.7-17.8-22.9-27.9-33.0-38.1-43.2-48.3-53.3-58.4-63.5-68.6mm
[2] FOOTPRINT 2D (IPC-7351B)
123456789101112131415161718192021222324252627282930313233343536373839404142434445464748495051525354555657585960616263646566676869707172737475767778798081828384858687888990919293949596979899100E=14.00mm · Pitch e=0.50mmD=14.00mm-12-10-8-6-4-2024681012121086420-2-4-6-8-10-12mm
[3] MÔ HÌNH 3D (.STEP / .GLB)
Kích thước vỏ: 14.00mm × 14.00mm · Pitch: 0.50mm · Bước lưới thước đo: 1.00mmĐồng bộ <100ms

Sơ đồ Chân Đồng bộ Symbol/2D/3D (100/100)

Chạm hoặc rê chuột vào từng chân để làm sáng đồng thời trên Symbol, Footprint và 3D
ChânKý hiệuLoạiChức năng (EN)
1RSTOI/OMultiplexed I/O & Peripheral Pin RSTO (General)
2NCI/OMultiplexed I/O & Peripheral Pin NC (General)
3NCI/OMultiplexed I/O & Peripheral Pin NC (General)
4RSVDI/OMultiplexed I/O & Peripheral Pin RSVD (General)
5WAKE#I/OMultiplexed I/O & Peripheral Pin WAKE# (General)
6PERST#I/OMultiplexed I/O & Peripheral Pin PERST# (General)
7PERST#I/OMultiplexed I/O & Peripheral Pin PERST# (General)
8VCC33PowerPower Supply Input (VCC33 — 3.3V / 5.0V Standard Logic)
9GNDGNDGround Reference Pin (GND)
10VCC18PowerPower Supply Input (VCC18 — 3.3V / 5.0V Standard Logic)
11PECKPI/OMultiplexed I/O & Peripheral Pin PECKP (General)
12PECKNI/OMultiplexed I/O & Peripheral Pin PECKN (General)
13VCC18APowerPower Supply Input (VCC18A — 3.3V / 5.0V Standard Logic)
14GNDGNDGround Reference Pin (GND)
15GNDGNDGround Reference Pin (GND)
16RREFI/OMultiplexed I/O & Peripheral Pin RREF (General)
17GNDGNDGround Reference Pin (GND)
18PERPI/OMultiplexed I/O & Peripheral Pin PERP (General)
19PERNI/OMultiplexed I/O & Peripheral Pin PERN (General)
20VCC18APowerPower Supply Input (VCC18A — 3.3V / 5.0V Standard Logic)
21PETNI/OMultiplexed I/O & Peripheral Pin PETN (General)
22PETPI/OMultiplexed I/O & Peripheral Pin PETP (General)
23GNDGNDGround Reference Pin (GND)
24NCI/OMultiplexed I/O & Peripheral Pin NC (General)
25VCC33PowerPower Supply Input (VCC33 — 3.3V / 5.0V Standard Logic)
26VCC33PowerPower Supply Input (VCC33 — 3.3V / 5.0V Standard Logic)
27GNDGNDGround Reference Pin (GND)
28SCLI/OMultiplexed I/O & Peripheral Pin SCL (SPI, I2C)
29SDAI/OMultiplexed I/O & Peripheral Pin SDA (I2C)
30SDXI/OMultiplexed I/O & Peripheral Pin SDX (SPI)
31SCSI/OMultiplexed I/O & Peripheral Pin SCS (SPI)
32INT#I/OMultiplexed I/O & Peripheral Pin INT# (General)
33D31I/OMultiplexed I/O & Peripheral Pin D31 (General)
34D30I/OMultiplexed I/O & Peripheral Pin D30 (General)
35D29I/OMultiplexed I/O & Peripheral Pin D29 (General)
36D28I/OMultiplexed I/O & Peripheral Pin D28 (General)
37GNDGNDGround Reference Pin (GND)
38D27I/OMultiplexed I/O & Peripheral Pin D27 (General)
39D26I/OMultiplexed I/O & Peripheral Pin D26 (General)
40D25I/OMultiplexed I/O & Peripheral Pin D25 (General)
41D24I/OMultiplexed I/O & Peripheral Pin D24 (General)
42D23I/OMultiplexed I/O & Peripheral Pin D23 (General)
43D22I/OMultiplexed I/O & Peripheral Pin D22 (General)
44D21I/OMultiplexed I/O & Peripheral Pin D21 (General)
45D20I/OMultiplexed I/O & Peripheral Pin D20 (General)
46D19I/OMultiplexed I/O & Peripheral Pin D19 (General)
47D18I/OMultiplexed I/O & Peripheral Pin D18 (General)
48VCC18PowerPower Supply Input (VCC18 — 3.3V / 5.0V Standard Logic)
49GNDGNDExposed Thermal & Ground Pad (GND)
50VCC33PowerPower Supply Input (VCC33 — 3.3V / 5.0V Standard Logic)
51D17I/OMultiplexed I/O & Peripheral Pin D17 (General)
52D16I/OMultiplexed I/O & Peripheral Pin D16 (General)
53D15I/OMultiplexed I/O & Peripheral Pin D15 (General)
54D14I/OMultiplexed I/O & Peripheral Pin D14 (General)
55D13I/OMultiplexed I/O & Peripheral Pin D13 (General)
56D12I/OMultiplexed I/O & Peripheral Pin D12 (General)
57D11I/OMultiplexed I/O & Peripheral Pin D11 (General)
58D10I/OMultiplexed I/O & Peripheral Pin D10 (General)
59D09I/OMultiplexed I/O & Peripheral Pin D09 (General)
60D08I/OMultiplexed I/O & Peripheral Pin D08 (General)
61GNDGNDGround Reference Pin (GND)
62D7I/OMultiplexed I/O & Peripheral Pin D7 (General)
63D6I/OMultiplexed I/O & Peripheral Pin D6 (General)
64D5I/OMultiplexed I/O & Peripheral Pin D5 (General)
65D4I/OMultiplexed I/O & Peripheral Pin D4 (General)
66D3I/OMultiplexed I/O & Peripheral Pin D3 (General)
67D2I/OMultiplexed I/O & Peripheral Pin D2 (General)
68D1I/OMultiplexed I/O & Peripheral Pin D1 (General)
69D0I/OMultiplexed I/O & Peripheral Pin D0 (General)
70VCC18PowerPower Supply Input (VCC18 — 3.3V / 5.0V Standard Logic)
71GNDGNDGround Reference Pin (GND)
72VCC33PowerPower Supply Input (VCC33 — 3.3V / 5.0V Standard Logic)
73MEM_WRI/OMultiplexed I/O & Peripheral Pin MEM_WR (General)
74MEM_RDI/OMultiplexed I/O & Peripheral Pin MEM_RD (General)
75IOP_WRI/OMultiplexed I/O & Peripheral Pin IOP_WR (General)
76IOP_RDI/OMultiplexed I/O & Peripheral Pin IOP_RD (General)
77GNDGNDGround Reference Pin (GND)
78A0I/OMultiplexed I/O & Peripheral Pin A0 (General)
79A1I/OMultiplexed I/O & Peripheral Pin A1 (General)
80A2I/OMultiplexed I/O & Peripheral Pin A2 (General)
81A3I/OMultiplexed I/O & Peripheral Pin A3 (General)
82A4I/OMultiplexed I/O & Peripheral Pin A4 (General)
83A5I/OMultiplexed I/O & Peripheral Pin A5 (General)
84A6I/OMultiplexed I/O & Peripheral Pin A6 (General)
85A7I/OMultiplexed I/O & Peripheral Pin A7 (General)
86GNDGNDGround Reference Pin (GND)
87VCC33PowerPower Supply Input (VCC33 — 3.3V / 5.0V Standard Logic)
88A8I/OMultiplexed I/O & Peripheral Pin A8 (General)
89A9I/OMultiplexed I/O & Peripheral Pin A9 (General)
90A10I/OMultiplexed I/O & Peripheral Pin A10 (General)
91A11I/OMultiplexed I/O & Peripheral Pin A11 (General)
92A12I/OMultiplexed I/O & Peripheral Pin A12 (General)
93A13I/OMultiplexed I/O & Peripheral Pin A13 (General)
94A14I/OMultiplexed I/O & Peripheral Pin A14 (General)
95A15I/OMultiplexed I/O & Peripheral Pin A15 (General)
96GNDGNDGround Reference Pin (GND)
97CS#I/OMultiplexed I/O & Peripheral Pin CS# (General)
98ADDRI/OMultiplexed I/O & Peripheral Pin ADDR (SPI)
99RD#I/OMultiplexed I/O & Peripheral Pin RD# (General)
100WR#I/OMultiplexed I/O & Peripheral Pin WR# (General)
PIN 1 RSTO
I/O
Multiplexed I/O & Peripheral Pin RSTO (General)
Lưu ý thiết kế: 低电平有效的复位输出 通用输出 ，
Tinh chỉnh Mật độ Hàn IPC-7351B & Span C/G/ZĐồng bộ <100ms

Hình ảnh & Bản vẽ Kích thước Trích xuất từ Datasheet PDF (5 Bản vẽ Chuẩn + 6 Hình Cắt đúng Phiên bản)

Bao gồm Ảnh đại diện, Bản vẽ kích thước cơ khí vỏ (Package Dimensions D×E×A), Bản vẽ Footprint khuyến nghị, Sơ đồ chân (Pinout) đã tách riêng đúng mã CH368P (LQFP-100(14x14))
Mở Tệp PDF Datasheet Gốc
1. Ảnh Đại diện Linh kiệnREPRESENTATIVE
CH368P - 1. Ảnh Đại diện Linh kiện
Hình nhận diện & Top ViewPhóng to ›
2. Bản vẽ Kích thước Vỏ (D×E×A)PACKAGE DIMENSIONS
CH368P - 2. Bản vẽ Kích thước Vỏ (D×E×A)
LQFP-100(14x14) · 14.00×14.00mm · Pitch 0.50mmPhóng to ›
3. Bản vẽ Footprint Khuyến nghịLAND PATTERN
CH368P - 3. Bản vẽ Footprint Khuyến nghị
IPC-7351B Land Pattern (100 Pads)Phóng to ›
4. Sơ đồ Chân Gốc PDF (Pinout)PINOUT DIAGRAM
CH368P - 4. Sơ đồ Chân Gốc PDF (Pinout)
Cấu hình 100 chân từ DatasheetPhóng to ›
5. Mạch Nguyên lý Ứng dụngSCHEMATIC
CH368P - 5. Mạch Nguyên lý Ứng dụng
Typical Application SchematicPhóng to ›
Hình ảnh & Biểu đồ Cắt tự động từ PDF Datasheet (6 hình · Trang 1/1)
Hiển thị hình 1–6 trên tổng 6 hình đúng phiên bản CH368P
Trang 2 · p02_fig01ĐÚNG BIẾN THỂ
CH368P p02_fig01
3、封装
Trang 1 · p01_fig011550×1332px
CH368P p01_fig01
2、特点 | SPI/IIC | ADDR | WR# CS# | RD# | INT# | MEM_WR MEM_RD IOP_WR IOP_RD | D[31-0] | A[15-0] PCIE 信号 | CH368 接口芯片 | PCIE 总线 | RSTO | 配置接口 辅助接口 | CPU MCU 单片机 | 本地 32 位 被动 并行 接口 | 本地 32 位 或8 位 | 主动 并行 总线
Trang 2 · p02_fig01Trang 2
CH368P p02_fig01
Datasheet Page 2 (p02_fig01)
Trang 11 · p11_fig011544×971px
CH368P p11_fig01
eTDSs ss TDHS sp Tiss TIHs oureur | bata T TAPUT a, at eH WR ay TENS> BE aie RD —. TENS> “ureur — OK] aver TD ‘Surect — K__| acer [OD KTASHK TEN > TAH TAS? TEN > TAH Pe TE RY i RTE RY FF SCS SS ae a Kk TSS>|<-TCH-> [K-TCL-> kK TSH? KTNS> sc
Trang 12 · p12_fig011626×2127px
CH368P p12_fig01
8.2. 连接配置芯片（下图）
Trang 13 · p13_fig01526×223px
CH368P p13_fig01
CH368 支持外部EEPROM 配置芯片24CXX，用于提供VID/DID 等PCIE 板卡的识别信息。

Thông số Kỹ thuật Trích xuất từ Datasheet (EN)

CH368P (LQFP-100(14x14)) is a 100-pin standard electronic & interconnect component featuring a 14.00 × 14.00 × 1.60 mm mechanical envelope (lead pitch e = 0.50 mm). Rated for 1.8V ~ 5.5V (Theo Datasheet) supply operation across -40°C ~ +85°C (Industrial Grade) with integrated SPI, I2C interfaces.
Standard Electronic & Interconnect Component
Operating Supply VoltageV_CC / V_DD
1.8V ~ 5.5V (Theo Datasheet)
Place 100nF + 10µF X7R decoupling capacitors < 2mm from supply pins
Ambient Operating TemperatureT_A
-40°C ~ +85°C (Industrial Grade)
Industrial temperature grade; T_J(max) = +125°C
Clock / RF Operating Frequencyf_CLK / f_RF
105 MHz
Extracted from authoritative PDF specification tables
Current & Power RatingI_OUT / I_CC
I_GPIO(max) = ±20 mA / pin | I_VDD(total) ≤ 150 mA
Observe per-pin absolute maximum current limits
Package Envelope (D × E × A)D × E × A
14.00 × 14.00 × 1.60 mm (A1=0.10 mm)
Package family: LQFP (LQFP-100(14x14))
Pin Count & Lead PitchN / e
100 Pins | Pitch e = 0.50 mm (19.7 mil)
Normalized to Center-to-Center Span C per IPC-7351B
Integrated Peripheral InterfacesBuses
SPI, I2C
Cross-linked with 4D Pinout & Schematic Symbol
Reflow & Moisture SensitivityIPC / MSL
IPC-7351B Level B | J-STD-020 (Peak 260°C) | MSL-3
60% windowed solder paste stencil on thermal EPAD
Cảnh báo: Verify Pin-1 chamfer orientation on Top Silkscreen prior to SMT pick-and-place assembly.
Cảnh báo: Connect exposed thermal pad (if present) to internal ground plane via 0.3mm stitched thermal vias.

Kiểm định 5 Chuẩn

Đánh giá tự động trước khi xuất file
5/5 PASS
✓
IEEE-315 Symbol100 chân phân nhóm tự động
OK
✓
IPC-7351B Land Pattern100 pads · Pitch 0.50mm
OK
✓
IPC-7525 Kem hàn 60%Chuẩn Reflow 1:1
OK
✓
DFM JLCPCB / PCBWayKhe hở Pad min: 0.25mm
OK
✓
3D STEP AP214 & GLBKhớp gốc tọa độ (0,0,0)
OK

Xác nhận Mạch Thật & Đánh giá Kỹ thuật

Chia sẻ kết quả đặt mạch thực tế (JLCPCB / PCBWay) hoặc gửi góp ý cải thiện thư viện
★ 5.00 PCB Verified

Kích thước Cơ khí & Land Pattern (LQFP-100(14x14))

Trích xuất từ Datasheet & chuẩn hóa IPC-7351B
mm
Thân vỏ (D × E)Nominal
14.00 × 14.00 mm
Chiều cao (A) & Pitch (e)IPC-7351B
A=1.60mm · e=0.50mm
Kích thước Pad (W × L)Level B
0.30 × 1.25 mm
Số chân / Tổng số PadTopology
100P / 100Pad (QUAD_ROW)

BOM Ngoại vi Khuyến nghị & Mã IC Tương đương (Drop-in)

Linh kiện thụ động đi kèm theo sơ đồ nguyên lý tiêu chuẩn và các mã thay thế tương thích chân 1:1
DFM READY
Ký hiệu / Mã thay thếGiá trị / Kiểu vỏVai trò & Quy tắc Bố trí PCB (Layout Rule)
C1
Passive
100nF X7R
0402 / 0603
Đảm bảo bề rộng đường mạch phù hợp dòng định mức

Câu hỏi Kỹ thuật Thường gặp (FAQ) — CH368P (LQFP-100(14x14))

Giải đáp nhanh về sơ đồ chân Pinout, kích thước Land Pattern IPC-7351B và định dạng tệp CAD
IPC-7351B / IEEE-315

Sơ đồ chân (Pinout) và thông số điện áp của CH368P (LQFP-100(14x14)) như thế nào?

Linh kiện CH368P do WCH sản xuất đóng gói kiểu LQFP-100(14x14) gồm 100 chân với bước chân (pitch) 0.50 mm. Các chân tiêu biểu gồm: Chân 1 (RSTO: Chân Đa năng Vào/Ra & Ngoại vi RSTO (General)), Chân 2 (NC: Chân Đa năng Vào/Ra & Ngoại vi NC (General)), Chân 3 (NC: Chân Đa năng Vào/Ra & Ngoại vi NC (General)), Chân 4 (RSVD: Chân Đa năng Vào/Ra & Ngoại vi RSVD (General)), Chân 5 (WAKE#: Chân Đa năng Vào/Ra & Ngoại vi WAKE# (General)), Chân 6 (PERST#: Chân Đa năng Vào/Ra & Ngoại vi PERST# (General)).

Kích thước Footprint chuẩn IPC-7351B của CH368P là bao nhiêu?

Theo bản vẽ cơ khí Datasheet và chuẩn hóa toán học IPC-7351B (Density Level B Nominal), thân vỏ CH368P (LQFP-100(14x14)) có kích thước danh định 14.00 × 14.00 mm, bước chân e = 0.50 mm, tổng số 100 pad đồng.

Tải thư viện KiCad (.kicad_mod, .kicad_sym), Fusion 360 (.lbr) và mô hình 3D STEP cho CH368P ở đâu?

Bạn có thể tải trực tiếp và miễn phí (giấy phép mở CERN-OHL-P-2.0) toàn bộ gói thư viện CAD đã hậu kiểm của CH368P (WCH, LQFP-100(14x14)) ngay trên trang này, bao gồm: KiCad 8 Footprint (.kicad_mod), KiCad Schematic Symbol (.kicad_sym), Autodesk Fusion 360 / Eagle (.lbr), và mô hình 3D MCAD (.STEP AP214 & WebGL .GLB).