CH343P (TQFN-16-EP(3x3)) — Symbol, Footprint IPC-7351B & 3D STEP Model

CH343P

WCHID: C2846043TQFN-16-EP(3x3) · 17 Pins · Pitch 0.50mmIPC-7351B Verified5.0 (0)
SYNCHRONISIERTER 4D-CROSS-PROBE-MODUSKlicken oder berühren Sie einen Pin, um ihn zeitgleich in Symbol, Footprint und 3D hervorzuheben
1. SCHALTPLANSYMBOL
U1 · CH343P (TQFN-16-EP(3x3))1VIO2GND3VDD54TXD5RXD6V37UD+8UD -9VBUS17EP16RI15CTS14DSR13RTS12DTR TNOW11DCD10ACT#Grid Pitch = 2.54mm (IEEE-315)-15.2-10.2-5.105.110.215.217.812.77.62.5-2.5-7.6-12.7-17.8mm
2. 2D-FOOTPRINT
1234567891011121314151617E=3.00mm · Pitch e=0.50mmD=3.00mm-4-3-2-10123443210-1-2-3-4mm
3. 3D-MODELL
Gehäusekörper: 3.00mm × 3.00mm · Raster: 0.50mm · Linealschritt: 1.00mmSynchronisiert <100ms

Synchronisierte Pinbelegung (Symbol / 2D / 3D) (17/17)

Klicken oder berühren Sie einen Pin, um ihn zeitgleich in Symbol, Footprint und 3D hervorzuheben
PinSymbolTypFunktionsbeschreibung (DE)
1VIOI/OMultiplex-I/O- & Peripherie-Pin VIO (General)
2GNDGNDMasseanschluss (GND)
3VDD5PowerVersorgungsspannungseingang (VDD5 — 3.3V to 5V)
4TXDI/OMultiplex-I/O- & Peripherie-Pin TXD (UART)
5RXDI/OMultiplex-I/O- & Peripherie-Pin RXD (UART)
6V3PowerGeregelter Spannungsausgang (V3 — 3.3V to 5V)
7UD+I/OMultiplex-I/O- & Peripherie-Pin UD+ (USB)
8UD -I/OMultiplex-I/O- & Peripherie-Pin UD - (USB)
9VBUSPowerVersorgungsspannungseingang (VBUS — 3.3V to 5V)
10ACT#I/OMultiplex-I/O- & Peripherie-Pin ACT# (USB)
11DCDI/OMultiplex-I/O- & Peripherie-Pin DCD (UART)
12DTR TNOWI/OMultiplex-I/O- & Peripherie-Pin DTR TNOW (UART)
13RTSI/OMultiplex-I/O- & Peripherie-Pin RTS (UART)
14DSRI/OMultiplex-I/O- & Peripherie-Pin DSR (UART)
15CTSI/OMultiplex-I/O- & Peripherie-Pin CTS (UART)
16RII/OMultiplex-I/O- & Peripherie-Pin RI (UART)
17EPGNDFreiliegendes Thermal- & Masse-Pad (EP)
PIN 1 VIO
I/O
Multiplex-I/O- & Peripherie-Pin VIO (General)
Designhinweis: I/O端口电源输入端 需要外接退耦电容 ,
IPC-7351B Lötdichte & Spannweite C/G/Z Konfigurator

Live-PDF-Datenblatt-Viewer & Technische Zeichnungen (6 Standardzeichnungen + 9 Extrahierte Abbildungen)

Original-Datenblatt direkt im Browser lesen oder Zeichnungen im Vollbildmodus vergrößern
PDF in neuem Fenster öffnen ↗PDF-Datenblatt lesen (.pdf)
PDF VIEWEROffizielles Datenblatt: CH343P (WCH · TQFN-16-EP(3x3))
Im eingebetteten PDF-Viewer unten scrollen, suchen (Strg+F) oder vergrößern
1. Reales 3D-GehäusemodellREPRESENTATIVE
CH343P (TQFN-16-EP(3x3)) - 1. Reales 3D-Gehäusemodell
Detaillierter 3D-VolumenkörperVergrößern ›
2. Standard-Pinbelegung (Draufsicht)CLEANROOM PINOUT
CH343P (TQFN-16-EP(3x3)) - 2. Standard-Pinbelegung (Draufsicht)
Konforme Pinanordnung (17 Pins)Vergrößern ›
3. Original-Datenblatt-PinoutPDF PINOUT
CH343P (TQFN-16-EP(3x3)) - 3. Original-Datenblatt-Pinout
Unbeschnittenes DatenblattdiagrammVergrößern ›
4. Gehäuseabmessungen (D×E×A)PACKAGE DIMENSIONS
CH343P (TQFN-16-EP(3x3)) - 4. Gehäuseabmessungen (D×E×A)
TQFN-16-EP(3x3) · 3.00×3.00mm · Raster 0.50mmVergrößern ›
5. Empfohlener PCB-FootprintLAND PATTERN
CH343P (TQFN-16-EP(3x3)) - 5. Empfohlener PCB-Footprint
IPC-7351B Land Pattern (17 Pads)Vergrößern ›
6. Typische ApplikationsschaltungSCHEMATIC
CH343P (TQFN-16-EP(3x3)) - 6. Typische Applikationsschaltung
Typical Application SchematicVergrößern ›
Originale Datenblatt-Pinouts & Technische Zeichnungen (9 Abb. · Seite 1/1)
Zeige 1–9 von 9 unbeschnittenen Originalzeichnungen für CH343
P1 · p01_fig011463×441px
CH343P (TQFN-16-EP(3x3)) — 2、特点
2、特点
P1 · p01_fig021745×489px
CH343P (TQFN-16-EP(3x3)) — 3、封装
3、封装
P1 · p01_fig02P1
CH343P (TQFN-16-EP(3x3)) — Datasheet Page 1 (p01_fig02)
Datasheet Page 1 (p01_fig02)
P5 · p05_fig011706×1764px
CH343P (TQFN-16-EP(3x3)) — 6.1. 绝对最大值(临界或者超过绝对最大值将可能导致芯片工作不正常甚至损坏)
6.1. 绝对最大值(临界或者超过绝对最大值将可能导致芯片工作不正常甚至损坏)
P7 · p07_fig01899×662px
CH343P (TQFN-16-EP(3x3)) — 7.3. USB 转RS485(下图)
7.3. USB 转RS485(下图)
P7 · p07_fig02601×261px
CH343P (TQFN-16-EP(3x3)) — 图中DTR 引脚外接下拉电阻,从而切换为TNOW 引脚,用于控制RS485 收发器的DE(高有效发送 使能)和RE#(低有效接收使能)引脚。RS485 收发器应该与VIO 使用同一供电电源。
图中DTR 引脚外接下拉电阻,从而切换为TNOW 引脚,用于控制RS485 收发器的DE(高有效发送 使能)和RE#(低有效接收使能)引脚。RS485 收发器应该与VIO 使用同一供电电源。
P7 · p07_fig03662×338px
CH343P (TQFN-16-EP(3x3)) — 上图是双供电方式下MCU 单片机通过TTL 串口连接CH343 芯片实现USB 通讯的参考电路。CH343 由USB 总线供电VBUS,MCU 及VIO 使用另一自供电源VDD,VDD 支持5V、3.3V、2.5V、1.8V。CH343 与MCU 连接时可以免除二极管等防倒灌电路。
上图是双供电方式下MCU 单片机通过TTL 串口连接CH343 芯片实现USB 通讯的参考电路。CH343 由USB 总线供电VBUS,MCU 及VIO 使用另一自供电源VDD,VDD 支持5V、3.3V、2.5V、1.8V。CH343 与MCU 连接时可以免除二极管等防倒灌电路。
P7 · p07_fig03P7
CH343P (TQFN-16-EP(3x3)) — Datasheet Page 7 (p07_fig03)
Datasheet Page 7 (p07_fig03)
P8 · p08_fig011399×786px
CH343P (TQFN-16-EP(3x3)) — 设置OUT1 有效,则VBUS 的下拉电阻关闭,从而使PMOS 的栅极失去电压而关闭,最终VIO 电压降低 导致MCU 低压复位。当VIO 电压下降到约1.4V 左右时,触发VIO 低压保护机制,VBUS 自动吸收下拉 电流并恢复下拉电阻,使得PMOS 重新开启,VIO 恢复供电。整个过程实现了VIO 降压和MCU 复位。 发光管D1 用于避免VBUS 电压太低,另外,在Q1 与VDD 之间串联二极管可以防止VDD 向+5 倒灌。
设置OUT1 有效,则VBUS 的下拉电阻关闭,从而使PMOS 的栅极失去电压而关闭,最终VIO 电压降低 导致MCU 低压复位。当VIO 电压下降到约1.4V 左右时,触发VIO 低压保护机制,VBUS 自动吸收下拉 电流并恢复下拉电阻,使得PMOS 重新开启,VIO 恢复供电。整个过程实现了VIO 降压和MCU 复位。 发光管D1 用于避免VBUS 电压太低,另外,在Q1 与VDD 之间串联二极管可以防止VDD 向+5 倒灌。

Elektrische Spezifikationen & Bauteildetails (CH343P)

Automatisch aus dem Datenblatt extrahierte Funktionsbeschreibung, Abmessungen, Betriebsspannungsbereich und Schnittstellen (DE)
Standard-Elektronik- & Steckverbinderbauteil
Detaillierte Übersicht:CH343P (TQFN-16-EP(3x3)) ist ein 16-poliges Standard-Elektronik- & Steckverbinderbauteil mit den Gehäuseabmessungen 3.00 × 3.00 × 0.85 mm (Pin-Raster e = 0.50 mm). Ausgelegt für 3.3V to 5V Versorgungsspannung, -40°C ~ +85°C (Industrial Grade) Temperaturbereich und USB, UART Schnittstellen.
BetriebsversorgungsspannungV_CC / V_DD
3.3V to 5V
100nF + 10µF X7R Stützkondensatoren < 2mm am Versorgungspin platzieren
UmgebungstemperaturbereichT_A
-40°C ~ +85°C (Industrial Grade)
Industrieller Temperaturbereich; T_J(max) = +125°C
Takt- & Funkfrequenzf_CLK / f_RF
DC / Broadband Passive
Aus offiziellen PDF-Datenblatttabellen extrahiert
Strom- & LeistungsdatenI_OUT / I_CC
I_GPIO(max) = ±20 mA / pin | I_VDD(total) ≤ 150 mA
Maximal zulässigen Pin-Strom beachten
Gehäuseabmessungen (D × E × A)D × E × A
3.00 × 3.00 × 0.85 mm (A1=0.03 mm)
Gehäusefamilie: QFN (TQFN-16-EP(3x3))
Pinanzahl & RastermaßN / e
16 Pins | Pitch e = 0.50 mm (19.7 mil)
Nach IPC-7351B Mittenabstand C normalisiert
Integrierte BusschnittstellenBuses
USB, UART
4-Wege-Synchronisation (Symbol ↔ Pinout ↔ 2D ↔ 3D)
Lötprofil & FeuchteempfindlichkeitIPC / MSL
IPC-7351B Level B | J-STD-020 (Peak 260°C) | MSL-3
60% Pastenmasken-Segmentierung auf dem Thermal-Pad
Technischer Sicherheitshinweis: Vor der SMT-Bestückung die Pin-1-Markierung auf dem Bestückungsdruck prüfen.
Technischer Sicherheitshinweis: Thermal-Pad über Ø0.3mm Thermodurchkontaktierungen niederimpedant an die GND-Lage anbinden.

5-Punkte-Industriestandardprüfung

Automatische Geometrie- und Regelprüfung vor dem Dateiexport
5/5 BESTANDEN
IEEE-315 Symbol17 Pins automatisch nach Bussen gruppiert
OK
IPC-7351B Footprint17 Pads · Raster 0.50mm
OK
IPC-7525 60% LotpastenfensterEPAD 1.70×1.70mm Gitterteilung
OK
DFM-Fertigungsregeln (JLCPCB / PCBWay)Min. Pad-Abstand: 0.25mm
OK
3D STEP AP214 & GLBKoordinatenursprung deckungsgleich (0,0,0)
OK

Praxisverifikation & Ingenieurbewertungen

Automatisch aus dem Datenblatt extrahierte Funktionsbeschreibung, Abmessungen, Betriebsspannungsbereich und Schnittstellen
5.00 PCB Verified

Mechanische Abmessungen & Land Pattern (TQFN-16-EP(3x3))

Aus dem Datenblatt extrahiert & nach IPC-7351B normiert
mm
Gehäusekörper (D × E)Nominal
3.00 × 3.00 mm
Höhe (A) & Raster (e)IPC-7351B
A=0.85mm · e=0.50mm
Pad-Abmessungen (W × L)Level B
0.28 × 0.75 mm
Pins / Gesamt-PadsTopology
17P / 17Pad (QUAD_ROW)

Empfohlene Peripherie-BOM & Pin-kompatible Ersatztypen (Drop-in)

Passive Begleitbauteile gemäß Referenzschaltung sowie 1:1 pin-kompatible Alternativen
DFM READY
Bauteilbezeichner / Ersatz-MPNWert / GehäuseFunktion & PCB-Layout-Regel
N/A
BOM
Gemäß Applikationsschaltung
TQFN-16-EP(3x3)
Leiterbahnbreiten für Nennstrom dimensionieren und IPC-2221 Isolationsabstände einhalten.

Häufig gestellte technische Fragen (FAQ) — CH343P (TQFN-16-EP(3x3))

Schnellantworten zu Pinbelegung, IPC-7351B Land-Pattern-Abmessungen und CAD-Exportformaten
IPC-7351B / IEEE-315

Wie lautet die Pinbelegung (Pinout) und Versorgungsspannung des CH343P (TQFN-16-EP(3x3))?

Das Bauteil CH343P von WCH im TQFN-16-EP(3x3)-Gehäuse besitzt 17 Pins mit einem Rastermaß (Pitch) von 0.50 mm und einem Betriebsspannungsbereich VCC von 3.3V to 5V. Wichtige Pins: 1 (VIO: Multiplex-I/O- & Peripherie-Pin VIO (General)), 2 (GND: Masseanschluss (GND)), 3 (VDD5: Versorgungsspannungseingang (VDD5 — 3.3V to 5V)), 4 (TXD: Multiplex-I/O- & Peripherie-Pin TXD (UART)), 5 (RXD: Multiplex-I/O- & Peripherie-Pin RXD (UART)), 6 (V3: Geregelter Spannungsausgang (V3 — 3.3V to 5V)).

Welche IPC-7351B Land-Pattern-Abmessungen hat der CH343P?

Gemäß Datenblatt und IPC-7351B (Density Level B Nominal) betragen die Gehäusemaße des CH343P (TQFN-16-EP(3x3)) 3.00 × 3.00 mm bei einem Pitch e = 0.50 mm und 17 Kupfer-Pads sowie einem zentralen Thermal Pad (EPAD) von 1.70 × 1.70 mm mit 60% Pastenfenster nach IPC-7525.

Wo können KiCad (.kicad_mod, .kicad_sym), Fusion 360 (.lbr) und 3D-STEP-Modelle für CH343P heruntergeladen werden?

Auf dieser Seite können Sie das vollständig verifizierte CAD-Bibliothekspaket für CH343P (WCH, TQFN-16-EP(3x3)) unter der Open-Hardware-Lizenz CERN-OHL-P-2.0 kostenlos herunterladen: KiCad 8 Footprint (.kicad_mod), Schaltplansymbol (.kicad_sym), Fusion 360 / Eagle (.lbr) und 3D STEP AP214 / WebGL GLB.

Statischer Referenzanhang: Pinbelegungstabelle (17 Pins) & CH343 VariantenStatische Tabelle aufklappen
Pin-Nr.SignalnameElektrischer TypFunktionsbeschreibung & Schaltungshinweise
1VIODigital_IOSignalanschluss VIO (Richtung: I/O, Spannungsbereich: 3.3V to 5V). Alternative Multiplex-Funktionen: VIO. Unterstützte Bus-Schnittstellen: General.
2GNDGNDElektrischer 0V-Masserückführungsanschluss (GND) für Kernlogik, I/O-Treiber und Analogblöcke.
3VDD5Power_InPositiver Versorgungseingang (VDD5) im Spannungsbereich 3.3V to 5V (Max. 5.0V).
4TXDDigital_IOSignalanschluss TXD (Richtung: I/O, Spannungsbereich: 3.3V to 5V). Alternative Multiplex-Funktionen: TXD. Unterstützte Bus-Schnittstellen: UART.
5RXDDigital_IOSignalanschluss RXD (Richtung: I/O, Spannungsbereich: 3.3V to 5V). Alternative Multiplex-Funktionen: RXD. Unterstützte Bus-Schnittstellen: UART.
6V3Power_OutGeregelter Leistungsausgang (V3) im Spannungsbereich 3.3V to 5V (Max. 5.0V).
7UD+Digital_IOSignalanschluss UD+ (Richtung: I/O, Spannungsbereich: 3.3V to 5V). Alternative Multiplex-Funktionen: UD+. Unterstützte Bus-Schnittstellen: USB.
8UD -Digital_IOSignalanschluss UD - (Richtung: I/O, Spannungsbereich: 3.3V to 5V). Alternative Multiplex-Funktionen: UD -. Unterstützte Bus-Schnittstellen: USB.
9VBUSPower_InPositiver Versorgungseingang (VBUS) im Spannungsbereich 3.3V to 5V (Max. 5.0V).
10ACT#Digital_IOSignalanschluss ACT# (Richtung: I/O, Spannungsbereich: 3.3V to 5V). Alternative Multiplex-Funktionen: ACT#. Unterstützte Bus-Schnittstellen: USB.
11DCDDigital_IOSignalanschluss DCD (Richtung: I/O, Spannungsbereich: 3.3V to 5V). Alternative Multiplex-Funktionen: DCD. Unterstützte Bus-Schnittstellen: UART.
12DTR TNOWDigital_IOSignalanschluss DTR TNOW (Richtung: I/O, Spannungsbereich: 3.3V to 5V). Alternative Multiplex-Funktionen: DTR TNOW. Unterstützte Bus-Schnittstellen: UART.
13RTSDigital_IOSignalanschluss RTS (Richtung: I/O, Spannungsbereich: 3.3V to 5V). Alternative Multiplex-Funktionen: RTS. Unterstützte Bus-Schnittstellen: UART.
14DSRDigital_IOSignalanschluss DSR (Richtung: I/O, Spannungsbereich: 3.3V to 5V). Alternative Multiplex-Funktionen: DSR. Unterstützte Bus-Schnittstellen: UART.
15CTSDigital_IOSignalanschluss CTS (Richtung: I/O, Spannungsbereich: 3.3V to 5V). Alternative Multiplex-Funktionen: CTS. Unterstützte Bus-Schnittstellen: UART.
16RIDigital_IOSignalanschluss RI (Richtung: I/O, Spannungsbereich: 3.3V to 5V). Alternative Multiplex-Funktionen: RI. Unterstützte Bus-Schnittstellen: UART.
17EPGNDFreiliegendes Boden-Wärmeleitpad (EP) zur primären Wärmeableitung in die Leiterplatte sowie als niederinduktiver 0V-Masserückleiter.