C630557 (TFBGA-196_L11.0-W11.0-P0.65-TL_MICROCHIP_SAM9X60) — Symbol, Footprint IPC-7351B & 3D STEP Model

C630557

SemiconductorTFBGA-196_L11.0-W11.0-P0.65-TL_MICROCHIP_SAM9X60 · 196 ピン · Pitch 0.65mmIPC-7351B Verified5.0 (0)
4D 同期クロスプローブモード (CROSS-PROBE)ピンをクリックまたはホバーすると、シンボル、フットプリント、3Dモデル上で同時に強調表示されます
1. シンボル
U1 · C630557 (TFBGA-196_L11.0-W11.0-P0.65-TL_MICROCHIP_SAM9X60)A1GNDA2PB25A3PB0A4PB18A5PB3A6PB2A7PB23A8PB20A9PB17A10DDRM VSSA11PB7A12NCA13DDRM VSSA14PA14A15DDR _CALA16GNDB1PB5B3PB4B4TDOB5PB6B6PB1B7PB19B8PB21B9PB9B10DDRM VDDB11PB15B12DDRM VDDB13GNDB14DDRM VDDB16NCC1PA21C2PB14C4GND PA21 ANAC5ADV REFNC6PB12C7VDD QSPIC8PB22C9PB10C10PB11C11DDRM VSSC12DDRM VDDC13NCC15DDRM VDDC16DDRM VSSD1PA28D2PA30D3PA24D5ADV REFPD8PB24D9PB16D12DDR _VREFD14DDRM VDDD15NCD16DDRM VSSE1PA22E2PA27E3TMSE4VDD ANAE6PB8E7GNDE8VDD COREE9PB13E10GNDE11NCE13NCE14DDRM VDDE15DDRM VSSE16NCF1PA25F2PA20F3TDIF5PA9F6VDD COREF11VDD IOMF12VDD IOMF14DDRM VDDF15PD10F16PD8G1PA18G2PA16G3PA31G5GNDG12GNDG14VDD IOMG15PD6G16DDRM VSSH1PA14H2PA10H3PA23H4PA13H5PA26H8GNDH9PH9H12PD7H13PD15H14PD13H15PD14H16PD21T16GNDT15HS DPCT14HS DMBT13HS DPBT12HS DPAT11WK T UP0T10XOUTT9XIN 32T8PC26T7PC30T6PC18T5PC14T4PC9T3PC7T2RTCKT1GNDR16PD1R14HS DMCR13GND IN33R12HS DMAR11SHDNR10XINR9XOUT 32R8PC24R7PC22R6PC16R5PC12R4PC5R3TCKR1PA0P16PD0P15PC31P13VDD IN33P12RTU NEP11PC28P10VDD OUT25P9JTAG SELP8PC20P7VDD BUP6PC10P5PC3P4PC1P2PA5P1NRSTN16PD2N15GNDN14PC17N12PC29N9PC27N8PC8N5VDD IOP1N3PC2N2GNDN1PA2M16PD11M15PD5M14PC23M13PC13M11PC11M10GND IN33M9PC25M8PC21M7GNDM6PC6M4PC0M3PA19M2PA1M1PA4L16PD4L15PD3L14PC19L12PC15L11VDD IN33L6VDD COREL5PC4L3PA7L2PA3L1PA11K16PD19K15PD20K14VDD NFK12GNDK5GNDK3PA17K2PA15K1PA8J16PD17J15PD9J14PD16J13PD12J12PD18J9PJ9J8GNDJ5VDD IOP0J4VDD IOP0J3PA29J2PA6J1PA12Grid Pitch = 2.54mm (IEEE-315)-15.2-10.2-5.105.110.215.2129.5124.5119.4114.3109.2104.199.194.088.983.878.773.768.663.558.453.348.343.238.133.027.922.917.812.77.62.5-2.5-7.6-12.7-17.8-22.9-27.9-33.0-38.1-43.2-48.3-53.3-58.4-63.5-68.6-73.7-78.7-83.8-88.9-94.0-99.1-104.1-109.2-114.3-119.4-124.5-129.5mm
2. 2Dフットプリント
A1B1C1D1E1F1G1H1J1K1L1M1N1P1R1T1A2C2D2E2F2G2H2J2K2L2M2N2P2T2A3B3D3E3F3G3H3J3K3L3M3N3R3T3A4B4C4E4H4J4M4P4R4T4A5B5C5D5F5G5H5J5K5L5N5P5R5T5A6B6C6E6F6L6M6P6R6T6A7B7C7E7M7P7R7T7A8B8C8D8E8H8J8M8N8P8R8T8A9B9C9D9E9H9J9M9N9P9R9T9A10B10C10E10M10P10R10T10A11B11C11E11F11L11M11P11R11T11A12B12C12D12F12G12H12J12K12L12N12P12R12T12A13B13C13E13H13J13M13P13R13T13A14B14D14E14F14G14H14J14K14L14M14N14R14T14A15C15D15E15F15G15H15J15K15L15M15N15P15T15A16B16C16D16E16F16G16H16J16K16L16M16N16P16R16T16E=11.00mm · Pitch e=0.65mmD=11.00mm-8-6-4-20246886420-2-4-6-8mm
3. 3Dモデル
パッケージ外形: 11.00mm × 11.00mm · ピッチ: 0.65mm · ルーラー目盛: 1.00mm同期完了 <100ms

同期ピン配置 (Symbol / 2D / 3D) (196/196)

ピンをクリックまたはホバーすると、シンボル、フットプリント、3Dモデル上で同時に強調表示されます
ピン記号種別機能説明 (JA)
A1GNDGNDグラウンド基準端子 (GND)
A2PB25I/OマルチプレクスI/O・ペリフェラル端子 PB25 (General)
A3PB0I/OマルチプレクスI/O・ペリフェラル端子 PB0 (General)
A4PB18I/OマルチプレクスI/O・ペリフェラル端子 PB18 (General)
A5PB3I/OマルチプレクスI/O・ペリフェラル端子 PB3 (General)
A6PB2I/OマルチプレクスI/O・ペリフェラル端子 PB2 (General)
A7PB23I/OマルチプレクスI/O・ペリフェラル端子 PB23 (General)
A8PB20I/OマルチプレクスI/O・ペリフェラル端子 PB20 (General)
A9PB17I/OマルチプレクスI/O・ペリフェラル端子 PB17 (General)
A10DDRM VSSGNDグラウンド基準端子 (DDRM VSS)
A11PB7I/OマルチプレクスI/O・ペリフェラル端子 PB7 (General)
A12NCI/OマルチプレクスI/O・ペリフェラル端子 NC (General)
A13DDRM VSSGNDグラウンド基準端子 (DDRM VSS)
A14PA14I/OマルチプレクスI/O・ペリフェラル端子 PA14 (General)
A15DDR _CALI/OマルチプレクスI/O・ペリフェラル端子 DDR _CAL (General)
A16GNDGNDグラウンド基準端子 (GND)
B1PB5I/OマルチプレクスI/O・ペリフェラル端子 PB5 (General)
B3PB4I/OマルチプレクスI/O・ペリフェラル端子 PB4 (General)
B4TDOI/OマルチプレクスI/O・ペリフェラル端子 TDO (General)
B5PB6I/OマルチプレクスI/O・ペリフェラル端子 PB6 (General)
B6PB1I/OマルチプレクスI/O・ペリフェラル端子 PB1 (General)
B7PB19I/OマルチプレクスI/O・ペリフェラル端子 PB19 (General)
B8PB21I/OマルチプレクスI/O・ペリフェラル端子 PB21 (General)
B9PB9I/OマルチプレクスI/O・ペリフェラル端子 PB9 (General)
B10DDRM VDDPower電源供給入力 (DDRM VDD — 3.3V / 5.0V Standard Logic)
B11PB15I/OマルチプレクスI/O・ペリフェラル端子 PB15 (General)
B12DDRM VDDPower電源供給入力 (DDRM VDD — 3.3V / 5.0V Standard Logic)
B13GNDGNDグラウンド基準端子 (GND)
B14DDRM VDDPower電源供給入力 (DDRM VDD — 3.3V / 5.0V Standard Logic)
B16NCI/OマルチプレクスI/O・ペリフェラル端子 NC (General)
C1PA21I/OマルチプレクスI/O・ペリフェラル端子 PA21 (General)
C2PB14I/OマルチプレクスI/O・ペリフェラル端子 PB14 (General)
C4GND PA21 ANAGNDグラウンド基準端子 (GND PA21 ANA)
C5ADV REFNI/OマルチプレクスI/O・ペリフェラル端子 ADV REFN (General)
C6PB12I/OマルチプレクスI/O・ペリフェラル端子 PB12 (General)
C7VDD QSPIPower電源供給入力 (VDD QSPI — 3.3V / 5.0V Standard Logic)
C8PB22I/OマルチプレクスI/O・ペリフェラル端子 PB22 (General)
C9PB10I/OマルチプレクスI/O・ペリフェラル端子 PB10 (General)
C10PB11I/OマルチプレクスI/O・ペリフェラル端子 PB11 (General)
C11DDRM VSSGNDグラウンド基準端子 (DDRM VSS)
C12DDRM VDDPower電源供給入力 (DDRM VDD — 3.3V / 5.0V Standard Logic)
C13NCI/OマルチプレクスI/O・ペリフェラル端子 NC (General)
C15DDRM VDDPower電源供給入力 (DDRM VDD — 3.3V / 5.0V Standard Logic)
C16DDRM VSSGNDグラウンド基準端子 (DDRM VSS)
D1PA28I/OマルチプレクスI/O・ペリフェラル端子 PA28 (General)
D2PA30I/OマルチプレクスI/O・ペリフェラル端子 PA30 (General)
D3PA24I/OマルチプレクスI/O・ペリフェラル端子 PA24 (General)
D5ADV REFPI/OマルチプレクスI/O・ペリフェラル端子 ADV REFP (General)
D8PB24I/OマルチプレクスI/O・ペリフェラル端子 PB24 (General)
D9PB16I/OマルチプレクスI/O・ペリフェラル端子 PB16 (General)
D12DDR _VREFI/OマルチプレクスI/O・ペリフェラル端子 DDR _VREF (General)
D14DDRM VDDPower電源供給入力 (DDRM VDD — 3.3V / 5.0V Standard Logic)
D15NCI/OマルチプレクスI/O・ペリフェラル端子 NC (General)
D16DDRM VSSGNDグラウンド基準端子 (DDRM VSS)
E1PA22I/OマルチプレクスI/O・ペリフェラル端子 PA22 (General)
E2PA27I/OマルチプレクスI/O・ペリフェラル端子 PA27 (General)
E3TMSI/OマルチプレクスI/O・ペリフェラル端子 TMS (General)
E4VDD ANAPower電源供給入力 (VDD ANA — 3.3V / 5.0V Standard Logic)
E6PB8I/OマルチプレクスI/O・ペリフェラル端子 PB8 (General)
E7GNDGNDグラウンド基準端子 (GND)
E8VDD COREPower電源供給入力 (VDD CORE — 3.3V / 5.0V Standard Logic)
E9PB13I/OマルチプレクスI/O・ペリフェラル端子 PB13 (General)
E10GNDGNDグラウンド基準端子 (GND)
E11NCI/OマルチプレクスI/O・ペリフェラル端子 NC (General)
E13NCI/OマルチプレクスI/O・ペリフェラル端子 NC (General)
E14DDRM VDDPower電源供給入力 (DDRM VDD — 3.3V / 5.0V Standard Logic)
E15DDRM VSSGNDグラウンド基準端子 (DDRM VSS)
E16NCI/OマルチプレクスI/O・ペリフェラル端子 NC (General)
F1PA25I/OマルチプレクスI/O・ペリフェラル端子 PA25 (General)
F2PA20I/OマルチプレクスI/O・ペリフェラル端子 PA20 (General)
F3TDII/OマルチプレクスI/O・ペリフェラル端子 TDI (General)
F5PA9I/OマルチプレクスI/O・ペリフェラル端子 PA9 (General)
F6VDD COREPower電源供給入力 (VDD CORE — 3.3V / 5.0V Standard Logic)
F11VDD IOMPower電源供給入力 (VDD IOM — 3.3V / 5.0V Standard Logic)
F12VDD IOMPower電源供給入力 (VDD IOM — 3.3V / 5.0V Standard Logic)
F14DDRM VDDPower電源供給入力 (DDRM VDD — 3.3V / 5.0V Standard Logic)
F15PD10I/OマルチプレクスI/O・ペリフェラル端子 PD10 (General)
F16PD8I/OマルチプレクスI/O・ペリフェラル端子 PD8 (General)
G1PA18I/OマルチプレクスI/O・ペリフェラル端子 PA18 (General)
G2PA16I/OマルチプレクスI/O・ペリフェラル端子 PA16 (General)
G3PA31I/OマルチプレクスI/O・ペリフェラル端子 PA31 (General)
G5GNDGNDグラウンド基準端子 (GND)
G12GNDGNDグラウンド基準端子 (GND)
G14VDD IOMPower電源供給入力 (VDD IOM — 3.3V / 5.0V Standard Logic)
G15PD6I/OマルチプレクスI/O・ペリフェラル端子 PD6 (General)
G16DDRM VSSGNDグラウンド基準端子 (DDRM VSS)
H1PA14I/OマルチプレクスI/O・ペリフェラル端子 PA14 (General)
H2PA10I/OマルチプレクスI/O・ペリフェラル端子 PA10 (General)
H3PA23I/OマルチプレクスI/O・ペリフェラル端子 PA23 (General)
H4PA13I/OマルチプレクスI/O・ペリフェラル端子 PA13 (General)
H5PA26I/OマルチプレクスI/O・ペリフェラル端子 PA26 (General)
H8GNDGNDグラウンド基準端子 (GND)
H9PH9I/OマルチプレクスI/O・ペリフェラル端子 PH9 (General)
H12PD7I/OマルチプレクスI/O・ペリフェラル端子 PD7 (General)
H13PD15I/OマルチプレクスI/O・ペリフェラル端子 PD15 (General)
H14PD13I/OマルチプレクスI/O・ペリフェラル端子 PD13 (General)
H15PD14I/OマルチプレクスI/O・ペリフェラル端子 PD14 (General)
H16PD21I/OマルチプレクスI/O・ペリフェラル端子 PD21 (General)
J1PA12I/OマルチプレクスI/O・ペリフェラル端子 PA12 (General)
J2PA6I/OマルチプレクスI/O・ペリフェラル端子 PA6 (General)
J3PA29I/OマルチプレクスI/O・ペリフェラル端子 PA29 (General)
J4VDD IOP0Power電源供給入力 (VDD IOP0 — 3.3V / 5.0V Standard Logic)
J5VDD IOP0Power電源供給入力 (VDD IOP0 — 3.3V / 5.0V Standard Logic)
J8GNDGNDグラウンド基準端子 (GND)
J9PJ9I/OマルチプレクスI/O・ペリフェラル端子 PJ9 (General)
J12PD18I/OマルチプレクスI/O・ペリフェラル端子 PD18 (General)
J13PD12I/OマルチプレクスI/O・ペリフェラル端子 PD12 (General)
J14PD16I/OマルチプレクスI/O・ペリフェラル端子 PD16 (General)
J15PD9I/OマルチプレクスI/O・ペリフェラル端子 PD9 (General)
J16PD17I/OマルチプレクスI/O・ペリフェラル端子 PD17 (General)
K1PA8I/OマルチプレクスI/O・ペリフェラル端子 PA8 (General)
K2PA15I/OマルチプレクスI/O・ペリフェラル端子 PA15 (General)
K3PA17I/OマルチプレクスI/O・ペリフェラル端子 PA17 (General)
K5GNDGNDグラウンド基準端子 (GND)
K12GNDGNDグラウンド基準端子 (GND)
K14VDD NFPower電源供給入力 (VDD NF — 3.3V / 5.0V Standard Logic)
K15PD20I/OマルチプレクスI/O・ペリフェラル端子 PD20 (General)
K16PD19I/OマルチプレクスI/O・ペリフェラル端子 PD19 (General)
L1PA11I/OマルチプレクスI/O・ペリフェラル端子 PA11 (General)
L2PA3I/OマルチプレクスI/O・ペリフェラル端子 PA3 (General)
L3PA7I/OマルチプレクスI/O・ペリフェラル端子 PA7 (General)
L5PC4I/OマルチプレクスI/O・ペリフェラル端子 PC4 (General)
L6VDD COREPower電源供給入力 (VDD CORE — 3.3V / 5.0V Standard Logic)
L11VDD IN33Power電源供給入力 (VDD IN33 — 3.3V / 5.0V Standard Logic)
L12PC15I/OマルチプレクスI/O・ペリフェラル端子 PC15 (General)
L14PC19I/OマルチプレクスI/O・ペリフェラル端子 PC19 (General)
L15PD3I/OマルチプレクスI/O・ペリフェラル端子 PD3 (General)
L16PD4I/OマルチプレクスI/O・ペリフェラル端子 PD4 (General)
M1PA4I/OマルチプレクスI/O・ペリフェラル端子 PA4 (General)
M2PA1I/OマルチプレクスI/O・ペリフェラル端子 PA1 (General)
M3PA19I/OマルチプレクスI/O・ペリフェラル端子 PA19 (General)
M4PC0I/OマルチプレクスI/O・ペリフェラル端子 PC0 (General)
M6PC6I/OマルチプレクスI/O・ペリフェラル端子 PC6 (General)
M7GNDGNDグラウンド基準端子 (GND)
M8PC21I/OマルチプレクスI/O・ペリフェラル端子 PC21 (General)
M9PC25I/OマルチプレクスI/O・ペリフェラル端子 PC25 (General)
M10GND IN33GNDグラウンド基準端子 (GND IN33)
M11PC11I/OマルチプレクスI/O・ペリフェラル端子 PC11 (General)
M13PC13I/OマルチプレクスI/O・ペリフェラル端子 PC13 (General)
M14PC23I/OマルチプレクスI/O・ペリフェラル端子 PC23 (General)
M15PD5I/OマルチプレクスI/O・ペリフェラル端子 PD5 (General)
M16PD11I/OマルチプレクスI/O・ペリフェラル端子 PD11 (General)
N1PA2I/OマルチプレクスI/O・ペリフェラル端子 PA2 (General)
N2GNDGNDグラウンド基準端子 (GND)
N3PC2I/OマルチプレクスI/O・ペリフェラル端子 PC2 (General)
N5VDD IOP1Power電源供給入力 (VDD IOP1 — 3.3V / 5.0V Standard Logic)
N8PC8I/OマルチプレクスI/O・ペリフェラル端子 PC8 (General)
N9PC27I/OマルチプレクスI/O・ペリフェラル端子 PC27 (General)
N12PC29I/OマルチプレクスI/O・ペリフェラル端子 PC29 (General)
N14PC17I/OマルチプレクスI/O・ペリフェラル端子 PC17 (General)
N15GNDGNDグラウンド基準端子 (GND)
N16PD2I/OマルチプレクスI/O・ペリフェラル端子 PD2 (General)
P1NRSTIシステムイネーブル・ハードウェアリセット (NRST)
P2PA5I/OマルチプレクスI/O・ペリフェラル端子 PA5 (General)
P4PC1I/OマルチプレクスI/O・ペリフェラル端子 PC1 (General)
P5PC3I/OマルチプレクスI/O・ペリフェラル端子 PC3 (General)
P6PC10I/OマルチプレクスI/O・ペリフェラル端子 PC10 (General)
P7VDD BUPower電源供給入力 (VDD BU — 3.3V / 5.0V Standard Logic)
P8PC20I/OマルチプレクスI/O・ペリフェラル端子 PC20 (General)
P9JTAG SELI/OマルチプレクスI/O・ペリフェラル端子 JTAG SEL (SWD/JTAG)
P10VDD OUT25Power電源供給入力 (VDD OUT25 — 3.3V / 5.0V Standard Logic)
P11PC28I/OマルチプレクスI/O・ペリフェラル端子 PC28 (General)
P12RTU NEI/OマルチプレクスI/O・ペリフェラル端子 RTU NE (General)
P13VDD IN33Power電源供給入力 (VDD IN33 — 3.3V / 5.0V Standard Logic)
P15PC31I/OマルチプレクスI/O・ペリフェラル端子 PC31 (General)
P16PD0I/OマルチプレクスI/O・ペリフェラル端子 PD0 (General)
R1PA0I/OマルチプレクスI/O・ペリフェラル端子 PA0 (General)
R3TCKI/OマルチプレクスI/O・ペリフェラル端子 TCK (General)
R4PC5I/OマルチプレクスI/O・ペリフェラル端子 PC5 (General)
R5PC12I/OマルチプレクスI/O・ペリフェラル端子 PC12 (General)
R6PC16I/OマルチプレクスI/O・ペリフェラル端子 PC16 (General)
R7PC22I/OマルチプレクスI/O・ペリフェラル端子 PC22 (General)
R8PC24I/OマルチプレクスI/O・ペリフェラル端子 PC24 (General)
R9XOUT 32I/OマルチプレクスI/O・ペリフェラル端子 XOUT 32 (RTC/CLK)
R10XINI/OマルチプレクスI/O・ペリフェラル端子 XIN (RTC/CLK)
R11SHDNI/OマルチプレクスI/O・ペリフェラル端子 SHDN (General)
R12HS DMAI/OマルチプレクスI/O・ペリフェラル端子 HS DMA (General)
R13GND IN33GNDグラウンド基準端子 (GND IN33)
R14HS DMCI/OマルチプレクスI/O・ペリフェラル端子 HS DMC (General)
R16PD1I/OマルチプレクスI/O・ペリフェラル端子 PD1 (General)
T1GNDGNDグラウンド基準端子 (GND)
T2RTCKI/OマルチプレクスI/O・ペリフェラル端子 RTCK (RTC/CLK)
T3PC7I/OマルチプレクスI/O・ペリフェラル端子 PC7 (General)
T4PC9I/OマルチプレクスI/O・ペリフェラル端子 PC9 (General)
T5PC14I/OマルチプレクスI/O・ペリフェラル端子 PC14 (General)
T6PC18I/OマルチプレクスI/O・ペリフェラル端子 PC18 (General)
T7PC30I/OマルチプレクスI/O・ペリフェラル端子 PC30 (General)
T8PC26I/OマルチプレクスI/O・ペリフェラル端子 PC26 (General)
T9XIN 32I/OマルチプレクスI/O・ペリフェラル端子 XIN 32 (RTC/CLK)
T10XOUTI/OマルチプレクスI/O・ペリフェラル端子 XOUT (RTC/CLK)
T11WK T UP0I/OマルチプレクスI/O・ペリフェラル端子 WK T UP0 (General)
T12HS DPAI/OマルチプレクスI/O・ペリフェラル端子 HS DPA (General)
T13HS DPBI/OマルチプレクスI/O・ペリフェラル端子 HS DPB (General)
T14HS DMBI/OマルチプレクスI/O・ペリフェラル端子 HS DMB (General)
T15HS DPCI/OマルチプレクスI/O・ペリフェラル端子 HS DPC (General)
T16GNDGNDグラウンド基準端子 (GND)
PIN A1 GND
GND
グラウンド基準端子 (GND)
設計上の注意点: 0V electrical ground return terminal (GND) for internal core logic, I/O drivers, and analog sub-blocks.
IPC-7351B はんだ付け密度 & スパン C/G/Z 設定

データシートPDF直接表示 & 技術図面ギャラリー (6 標準図面)

原本PDFを直接閲覧、または図面をクリックして全画面拡大
PDFを別ウィンドウで開く ↗PDFデータシート閲覧 (.pdf)
PDF VIEWERメーカー公式データシート: C630557 (Semiconductor · TFBGA-196_L11.0-W11.0-P0.65-TL_MICROCHIP_SAM9X60)
下の埋め込み PDF ビューア内でスクロールやキーワード検索 (Ctrl+F) が可能です
1. 実装3D外観モデルREPRESENTATIVE
C630557 (TFBGA-196_L11.0-W11.0-P0.65-TL_MICROCHIP_SAM9X60) - 1. 実装3D外観モデル
高精度3Dソリッドモデル拡大 ›
2. 標準ピン配置図 (上面)CLEANROOM PINOUT
C630557 (TFBGA-196_L11.0-W11.0-P0.65-TL_MICROCHIP_SAM9X60) - 2. 標準ピン配置図 (上面)
パッケージ正規ピン配置 (196ピン)拡大 ›
3. 原本データシートピン図PDF PINOUT
C630557 (TFBGA-196_L11.0-W11.0-P0.65-TL_MICROCHIP_SAM9X60) - 3. 原本データシートピン図
無トリミングピン配置図拡大 ›
4. パッケージ外形寸法図 (D×E×A)PACKAGE DIMENSIONS
C630557 (TFBGA-196_L11.0-W11.0-P0.65-TL_MICROCHIP_SAM9X60) - 4. パッケージ外形寸法図 (D×E×A)
TFBGA-196_L11.0-W11.0-P0.65-TL_MICROCHIP_SAM9X60 · 11.00×11.00mm · ピッチ 0.65mm拡大 ›
5. 推奨PCBフットプリントLAND PATTERN
C630557 (TFBGA-196_L11.0-W11.0-P0.65-TL_MICROCHIP_SAM9X60) - 5. 推奨PCBフットプリント
IPC-7351B パッド (196 Pads)拡大 ›
6. アプリケーション参考回路SCHEMATIC
C630557 (TFBGA-196_L11.0-W11.0-P0.65-TL_MICROCHIP_SAM9X60) - 6. アプリケーション参考回路
Typical Application Schematic拡大 ›

電気仕様 & 部品詳細スペック (C630557)

データシートから自動抽出された機能概要、外形寸法、電源電圧範囲、周辺機能インターフェース (JA)
標準電子部品・コネクタ
詳細概要:C630557 (TFBGA-196_L11.0-W11.0-P0.65-TL_MICROCHIP_SAM9X60) は 196 ピンの標準電子部品・コネクタで、パッケージ外形は 11.00 × 11.00 × 1.12 mm(ピンピッチ e = 0.65 mm)です。動作電源電圧 1.8V ~ 5.5V (Theo Datasheet)、動作温度範囲 -40°C ~ +85°C (Industrial Grade)、RTC/CLK, SPI, SWD/JTAG インターフェースを内蔵しています。
動作電源電圧範囲V_CC / V_DD
1.8V ~ 5.5V (Theo Datasheet)
電源ピンから 2mm 以内に 100nF + 10µF X7R パスコンを配置
動作周囲温度範囲T_A
-40°C ~ +85°C (Industrial Grade)
工業用温度グレード;最大接合部温度 T_J(max) = +125°C
動作クロック・無線周波数f_CLK / f_RF
DC / Broadband Passive
PDF データシート電気的特性より抽出
出力電流・消費電流定格I_OUT / I_CC
I_GPIO(max) = ±20 mA / pin | I_VDD(total) ≤ 150 mA
ピンあたりの絶対最大定格電流を厳守
パッケージ外形寸法 (D × E × A)D × E × A
11.00 × 11.00 × 1.12 mm (A1=0.25 mm)
パッケージ系列: BGA (TFBGA-196_L11.0-W11.0-P0.65-TL_MICROCHIP_SAM9X60)
ピン数・リードピッチN / e
196 Pins | Pitch e = 0.65 mm (25.6 mil)
IPC-7351B 中心間スパン C 準拠
内蔵ペリフェラルバスBuses
RTC/CLK, SPI, SWD/JTAG
回路図シンボル・2D フットプリント・3D モデル完全同期
リフロー実装・吸湿感度IPC / MSL
IPC-7351B Level B | J-STD-020 (ピーク 260°C) | MSL-3
サーマルパッドは 60% 分割ステンシル開口を推奨
エンジニアリング警告: 実装前にシルクスクリーンの 1 番ピン面取りマークを確認してください。
エンジニアリング警告: 放熱パッドは Ø0.3mm サーマルビアを介して GND プレーンへ確実に接続してください。

5点工業規格検証

ファイル出力前の自動幾何・電気チェック
5/5 合格
IEEE-315 シンボル196 ピン自動バス分類
OK
IPC-7351B フットプリント196 パッド · ピッチ 0.65mm
OK
IPC-7525 60% はんだペースト開口リフロー標準 1:1
OK
DFM製造基準 (JLCPCB / PCBWay)最小パッド間隙: 0.25mm
OK
3D STEP AP214 & GLB座標原点完全一致 (0,0,0)
OK

実機検証 & コミュニティ技術レビュー

データシートから自動抽出された機能概要、外形寸法、電源電圧範囲、周辺機能インターフェース
5.00 PCB Verified

機械寸法 & ランドパターン (TFBGA-196_L11.0-W11.0-P0.65-TL_MICROCHIP_SAM9X60)

データシートから抽出・IPC-7351B 準拠標準化
mm
パッケージ外形 (D × E)Nominal
11.00 × 11.00 mm
全高 (A) & ピッチ (e)IPC-7351B
A=1.12mm · e=0.65mm
パッド寸法 (W × L)Level B
0.30 × 0.30 mm
ピン数 / 総パッド数Topology
196P / 196Pad (BGA_GRID)

推奨周辺部品 (BOM) & ピン互換代替品 (Drop-in)

標準アプリケーション回路の受動部品および 1:1 ピン互換代替型番
DFM READY
部品記号 / 代替型番定数 / パッケージ役割 & PCB レイアウトルール
N/A
BOM
応用回路に準拠
TFBGA-196_L11.0-W11.0-P0.65-TL_MICROCHIP_SAM9X60
定格負荷電流に応じた配線幅を確保し、IPC-2221 の絶縁沿面距離規格に準拠してください。

技術的なよくある質問 (FAQ) — C630557 (TFBGA-196_L11.0-W11.0-P0.65-TL_MICROCHIP_SAM9X60)

ピン配置、IPC-7351B ランドパターン寸法、CAD 出力フォーマットに関する回答
IPC-7351B / IEEE-315

C630557 (TFBGA-196_L11.0-W11.0-P0.65-TL_MICROCHIP_SAM9X60) のピン配置 (Pinout) および電源電圧仕様は?

Generic 製 C630557 (TFBGA-196_L11.0-W11.0-P0.65-TL_MICROCHIP_SAM9X60 パッケージ) は全 196 ピン構成で、ピンピッチは 0.65 mm です。主なピン:A1 (GND: グラウンド基準端子 (GND)), A2 (PB25: マルチプレクスI/O・ペリフェラル端子 PB25 (General)), A3 (PB0: マルチプレクスI/O・ペリフェラル端子 PB0 (General)), A4 (PB18: マルチプレクスI/O・ペリフェラル端子 PB18 (General)), A5 (PB3: マルチプレクスI/O・ペリフェラル端子 PB3 (General)), A6 (PB2: マルチプレクスI/O・ペリフェラル端子 PB2 (General))。

C630557 の IPC-7351B 準拠 PCB フットプリント寸法は?

データシート外形図および IPC-7351B Level B (標準密度) に基づき、C630557 (TFBGA-196_L11.0-W11.0-P0.65-TL_MICROCHIP_SAM9X60) の本体外形は 11.00 × 11.00 mm、ピッチ e = 0.65 mm、合計 196 パッドで構成されています。

C630557 の KiCad (.kicad_mod, .kicad_sym)、Fusion 360 (.lbr)、3D STEP モデルはどこでダウンロードできますか?

このページから CERN-OHL-P-2.0 ライセンスの下で検証済みの C630557 (Generic, TFBGA-196_L11.0-W11.0-P0.65-TL_MICROCHIP_SAM9X60) CAD ライブラリパッケージ(KiCad 8、Autodesk Fusion 360 / Eagle .lbr、3D STEP AP214 & WebGL GLB)を無料で直接ダウンロードできます。

静的リファレンス付録:ピン配置表 (196 ピン) & C630557 シリーズバリエーション静的テーブルを開く
ピン番号 (Pin #)信号名 (Signal Name)電気種別 (Type)機能説明 & 回路設計上の注意
A1GNDGND内部ロジック、I/Oドライバ、アナログ回路の共通帰路となる0Vグラウンド端子 (GND) です。
A2PB25Digital_IO信号端子 PB25(方向: I/O、電圧域: 3.3V / 5.0V Standard Logic)。多重化オルタネート機能: PB25。対応バス/インターフェース: General。
A3PB0Digital_IO信号端子 PB0(方向: I/O、電圧域: 3.3V / 5.0V Standard Logic)。多重化オルタネート機能: PB0。対応バス/インターフェース: General。
A4PB18Digital_IO信号端子 PB18(方向: I/O、電圧域: 3.3V / 5.0V Standard Logic)。多重化オルタネート機能: PB18。対応バス/インターフェース: General。
A5PB3Digital_IO信号端子 PB3(方向: I/O、電圧域: 3.3V / 5.0V Standard Logic)。多重化オルタネート機能: PB3。対応バス/インターフェース: General。
A6PB2Digital_IO信号端子 PB2(方向: I/O、電圧域: 3.3V / 5.0V Standard Logic)。多重化オルタネート機能: PB2。対応バス/インターフェース: General。
A7PB23Digital_IO信号端子 PB23(方向: I/O、電圧域: 3.3V / 5.0V Standard Logic)。多重化オルタネート機能: PB23。対応バス/インターフェース: General。
A8PB20Digital_IO信号端子 PB20(方向: I/O、電圧域: 3.3V / 5.0V Standard Logic)。多重化オルタネート機能: PB20。対応バス/インターフェース: General。
A9PB17Digital_IO信号端子 PB17(方向: I/O、電圧域: 3.3V / 5.0V Standard Logic)。多重化オルタネート機能: PB17。対応バス/インターフェース: General。
A10DDRM VSSGND内部ロジック、I/Oドライバ、アナログ回路の共通帰路となる0Vグラウンド端子 (DDRM VSS) です。
A11PB7Digital_IO信号端子 PB7(方向: I/O、電圧域: 3.3V / 5.0V Standard Logic)。多重化オルタネート機能: PB7。対応バス/インターフェース: General。
A12NCDigital_IO信号端子 NC(方向: I/O、電圧域: 3.3V / 5.0V Standard Logic)。多重化オルタネート機能: NC。対応バス/インターフェース: General。
A13DDRM VSSGND内部ロジック、I/Oドライバ、アナログ回路の共通帰路となる0Vグラウンド端子 (DDRM VSS) です。
A14PA14Digital_IO信号端子 PA14(方向: I/O、電圧域: 3.3V / 5.0V Standard Logic)。多重化オルタネート機能: PA14。対応バス/インターフェース: General。
A15DDR _CALDigital_IO信号端子 DDR _CAL(方向: I/O、電圧域: 3.3V / 5.0V Standard Logic)。多重化オルタネート機能: DDR _CAL。対応バス/インターフェース: General。
A16GNDGND内部ロジック、I/Oドライバ、アナログ回路の共通帰路となる0Vグラウンド端子 (GND) です。
B1PB5Digital_IO信号端子 PB5(方向: I/O、電圧域: 3.3V / 5.0V Standard Logic)。多重化オルタネート機能: PB5。対応バス/インターフェース: General。
B3PB4Digital_IO信号端子 PB4(方向: I/O、電圧域: 3.3V / 5.0V Standard Logic)。多重化オルタネート機能: PB4。対応バス/インターフェース: General。
B4TDODigital_IO信号端子 TDO(方向: I/O、電圧域: 3.3V / 5.0V Standard Logic)。多重化オルタネート機能: TDO。対応バス/インターフェース: General。
B5PB6Digital_IO信号端子 PB6(方向: I/O、電圧域: 3.3V / 5.0V Standard Logic)。多重化オルタネート機能: PB6。対応バス/インターフェース: General。
B6PB1Digital_IO信号端子 PB1(方向: I/O、電圧域: 3.3V / 5.0V Standard Logic)。多重化オルタネート機能: PB1。対応バス/インターフェース: General。
B7PB19Digital_IO信号端子 PB19(方向: I/O、電圧域: 3.3V / 5.0V Standard Logic)。多重化オルタネート機能: PB19。対応バス/インターフェース: General。
B8PB21Digital_IO信号端子 PB21(方向: I/O、電圧域: 3.3V / 5.0V Standard Logic)。多重化オルタネート機能: PB21。対応バス/インターフェース: General。
B9PB9Digital_IO信号端子 PB9(方向: I/O、電圧域: 3.3V / 5.0V Standard Logic)。多重化オルタネート機能: PB9。対応バス/インターフェース: General。
B10DDRM VDDPower_In3.3V / 5.0V Standard Logic 電源ドメインで動作する正電源入力端子 (DDRM VDD、最大定格: 5.5V) です。
B11PB15Digital_IO信号端子 PB15(方向: I/O、電圧域: 3.3V / 5.0V Standard Logic)。多重化オルタネート機能: PB15。対応バス/インターフェース: General。
B12DDRM VDDPower_In3.3V / 5.0V Standard Logic 電源ドメインで動作する正電源入力端子 (DDRM VDD、最大定格: 5.5V) です。
B13GNDGND内部ロジック、I/Oドライバ、アナログ回路の共通帰路となる0Vグラウンド端子 (GND) です。
B14DDRM VDDPower_In3.3V / 5.0V Standard Logic 電源ドメインで動作する正電源入力端子 (DDRM VDD、最大定格: 5.5V) です。
B16NCDigital_IO信号端子 NC(方向: I/O、電圧域: 3.3V / 5.0V Standard Logic)。多重化オルタネート機能: NC。対応バス/インターフェース: General。
C1PA21Digital_IO信号端子 PA21(方向: I/O、電圧域: 3.3V / 5.0V Standard Logic)。多重化オルタネート機能: PA21。対応バス/インターフェース: General。
C2PB14Digital_IO信号端子 PB14(方向: I/O、電圧域: 3.3V / 5.0V Standard Logic)。多重化オルタネート機能: PB14。対応バス/インターフェース: General。
C4GND PA21 ANAGND内部ロジック、I/Oドライバ、アナログ回路の共通帰路となる0Vグラウンド端子 (GND PA21 ANA) です。
C5ADV REFNDigital_IO信号端子 ADV REFN(方向: I/O、電圧域: 3.3V / 5.0V Standard Logic)。多重化オルタネート機能: ADV REFN。対応バス/インターフェース: General。
C6PB12Digital_IO信号端子 PB12(方向: I/O、電圧域: 3.3V / 5.0V Standard Logic)。多重化オルタネート機能: PB12。対応バス/インターフェース: General。
C7VDD QSPIPower_In3.3V / 5.0V Standard Logic 電源ドメインで動作する正電源入力端子 (VDD QSPI、最大定格: 5.5V) です。
C8PB22Digital_IO信号端子 PB22(方向: I/O、電圧域: 3.3V / 5.0V Standard Logic)。多重化オルタネート機能: PB22。対応バス/インターフェース: General。
C9PB10Digital_IO信号端子 PB10(方向: I/O、電圧域: 3.3V / 5.0V Standard Logic)。多重化オルタネート機能: PB10。対応バス/インターフェース: General。
C10PB11Digital_IO信号端子 PB11(方向: I/O、電圧域: 3.3V / 5.0V Standard Logic)。多重化オルタネート機能: PB11。対応バス/インターフェース: General。
C11DDRM VSSGND内部ロジック、I/Oドライバ、アナログ回路の共通帰路となる0Vグラウンド端子 (DDRM VSS) です。
C12DDRM VDDPower_In3.3V / 5.0V Standard Logic 電源ドメインで動作する正電源入力端子 (DDRM VDD、最大定格: 5.5V) です。
C13NCDigital_IO信号端子 NC(方向: I/O、電圧域: 3.3V / 5.0V Standard Logic)。多重化オルタネート機能: NC。対応バス/インターフェース: General。
C15DDRM VDDPower_In3.3V / 5.0V Standard Logic 電源ドメインで動作する正電源入力端子 (DDRM VDD、最大定格: 5.5V) です。
C16DDRM VSSGND内部ロジック、I/Oドライバ、アナログ回路の共通帰路となる0Vグラウンド端子 (DDRM VSS) です。
D1PA28Digital_IO信号端子 PA28(方向: I/O、電圧域: 3.3V / 5.0V Standard Logic)。多重化オルタネート機能: PA28。対応バス/インターフェース: General。
D2PA30Digital_IO信号端子 PA30(方向: I/O、電圧域: 3.3V / 5.0V Standard Logic)。多重化オルタネート機能: PA30。対応バス/インターフェース: General。
D3PA24Digital_IO信号端子 PA24(方向: I/O、電圧域: 3.3V / 5.0V Standard Logic)。多重化オルタネート機能: PA24。対応バス/インターフェース: General。
D5ADV REFPDigital_IO信号端子 ADV REFP(方向: I/O、電圧域: 3.3V / 5.0V Standard Logic)。多重化オルタネート機能: ADV REFP。対応バス/インターフェース: General。
D8PB24Digital_IO信号端子 PB24(方向: I/O、電圧域: 3.3V / 5.0V Standard Logic)。多重化オルタネート機能: PB24。対応バス/インターフェース: General。
D9PB16Digital_IO信号端子 PB16(方向: I/O、電圧域: 3.3V / 5.0V Standard Logic)。多重化オルタネート機能: PB16。対応バス/インターフェース: General。
D12DDR _VREFDigital_IO信号端子 DDR _VREF(方向: I/O、電圧域: 3.3V / 5.0V Standard Logic)。多重化オルタネート機能: DDR _VREF。対応バス/インターフェース: General。
D14DDRM VDDPower_In3.3V / 5.0V Standard Logic 電源ドメインで動作する正電源入力端子 (DDRM VDD、最大定格: 5.5V) です。
D15NCDigital_IO信号端子 NC(方向: I/O、電圧域: 3.3V / 5.0V Standard Logic)。多重化オルタネート機能: NC。対応バス/インターフェース: General。
D16DDRM VSSGND内部ロジック、I/Oドライバ、アナログ回路の共通帰路となる0Vグラウンド端子 (DDRM VSS) です。
E1PA22Digital_IO信号端子 PA22(方向: I/O、電圧域: 3.3V / 5.0V Standard Logic)。多重化オルタネート機能: PA22。対応バス/インターフェース: General。
E2PA27Digital_IO信号端子 PA27(方向: I/O、電圧域: 3.3V / 5.0V Standard Logic)。多重化オルタネート機能: PA27。対応バス/インターフェース: General。
E3TMSDigital_IO信号端子 TMS(方向: I/O、電圧域: 3.3V / 5.0V Standard Logic)。多重化オルタネート機能: TMS。対応バス/インターフェース: General。
E4VDD ANAPower_In3.3V / 5.0V Standard Logic 電源ドメインで動作する正電源入力端子 (VDD ANA、最大定格: 5.5V) です。
E6PB8Digital_IO信号端子 PB8(方向: I/O、電圧域: 3.3V / 5.0V Standard Logic)。多重化オルタネート機能: PB8。対応バス/インターフェース: General。
E7GNDGND内部ロジック、I/Oドライバ、アナログ回路の共通帰路となる0Vグラウンド端子 (GND) です。
E8VDD COREPower_In3.3V / 5.0V Standard Logic 電源ドメインで動作する正電源入力端子 (VDD CORE、最大定格: 5.5V) です。
E9PB13Digital_IO信号端子 PB13(方向: I/O、電圧域: 3.3V / 5.0V Standard Logic)。多重化オルタネート機能: PB13。対応バス/インターフェース: General。
E10GNDGND内部ロジック、I/Oドライバ、アナログ回路の共通帰路となる0Vグラウンド端子 (GND) です。
E11NCDigital_IO信号端子 NC(方向: I/O、電圧域: 3.3V / 5.0V Standard Logic)。多重化オルタネート機能: NC。対応バス/インターフェース: General。