ChipDocs.org
⌘K
2284 BAUTEILEPDF hochladen
C554025 (SOT-23-3_L2.9-W1.3-P1.90-LS2.4-BR) — Symbol, Footprint IPC-7351B & 3D STEP Model

C554025

SemiconductorSOT-23-3_L2.9-W1.3-P1.90-LS2.4-BR · 3 Pins · Pitch 1.90mmIPC-7351B Verified5.0 (0)
SYNCHRONISIERTER 4D-CROSS-PROBE-MODUSKlicken oder berühren Sie einen Pin, um ihn zeitgleich in Symbol, Footprint und 3D hervorzuheben
1. SCHALTPLANSYMBOL
U1 · C554025 (SOT-23-3_L2.9-W1.3-P1.90-LS2.4-BR)1DRAIN2VDD3CSGrid Pitch = 2.54mm (IEEE-315)-15.2-10.2-5.105.110.215.210.25.10-5.1-10.2mm
2. 2D-FOOTPRINT
123E=2.90mm · Pitch e=1.90mmD=1.30mm-3-2-101233210-1-2-3mm
3. 3D-MODELL
Gehäusekörper: 2.90mm × 1.30mm · Raster: 1.90mm · Linealschritt: 1.00mmSynchronisiert <100ms

Synchronisierte Pinbelegung (Symbol / 2D / 3D) (3/3)

Klicken oder berühren Sie einen Pin, um ihn zeitgleich in Symbol, Footprint und 3D hervorzuheben
PinSymbolTypFunktionsbeschreibung (DE)
1DRAINI/OMultiplex-I/O- & Peripherie-Pin DRAIN (General)
2VDDPowerVersorgungsspannungseingang (VDD — 3.3V / 5.0V Standard Logic)
3CSI/OMultiplex-I/O- & Peripherie-Pin CS (General)
PIN 1 DRAIN
I/O
Multiplex-I/O- & Peripherie-Pin DRAIN (General)
Designhinweis: Signal terminal DRAIN (I/O, 3.3V / 5.0V Standard Logic domain). Multiplexed alternate functions: DRAIN. Supported peripheral buses: General.
IPC-7351B Lötdichte & Spannweite C/G/Z Konfigurator

Live-PDF-Datenblatt-Viewer & Technische Zeichnungen (6 Standardzeichnungen)

Original-Datenblatt direkt im Browser lesen oder Zeichnungen im Vollbildmodus vergrößern
PDF in neuem Fenster öffnen ↗PDF-Datenblatt lesen (.pdf)
PDF VIEWEROffizielles Datenblatt: C554025 (Semiconductor · SOT-23-3_L2.9-W1.3-P1.90-LS2.4-BR)
Im eingebetteten PDF-Viewer unten scrollen, suchen (Strg+F) oder vergrößern
1. Reales 3D-GehäusemodellREPRESENTATIVE
C554025 (SOT-23-3_L2.9-W1.3-P1.90-LS2.4-BR) - 1. Reales 3D-Gehäusemodell
Detaillierter 3D-VolumenkörperVergrößern ›
2. Standard-Pinbelegung (Draufsicht)CLEANROOM PINOUT
C554025 (SOT-23-3_L2.9-W1.3-P1.90-LS2.4-BR) - 2. Standard-Pinbelegung (Draufsicht)
Konforme Pinanordnung (3 Pins)Vergrößern ›
3. Original-Datenblatt-PinoutPDF PINOUT
C554025 (SOT-23-3_L2.9-W1.3-P1.90-LS2.4-BR) - 3. Original-Datenblatt-Pinout
Unbeschnittenes DatenblattdiagrammVergrößern ›
4. Gehäuseabmessungen (D×E×A)PACKAGE DIMENSIONS
C554025 (SOT-23-3_L2.9-W1.3-P1.90-LS2.4-BR) - 4. Gehäuseabmessungen (D×E×A)
SOT-23-3_L2.9-W1.3-P1.90-LS2.4-BR · 2.90×1.30mm · Raster 1.90mmVergrößern ›
5. Empfohlener PCB-FootprintLAND PATTERN
C554025 (SOT-23-3_L2.9-W1.3-P1.90-LS2.4-BR) - 5. Empfohlener PCB-Footprint
IPC-7351B Land Pattern (3 Pads)Vergrößern ›
6. Typische ApplikationsschaltungSCHEMATIC
C554025 (SOT-23-3_L2.9-W1.3-P1.90-LS2.4-BR) - 6. Typische Applikationsschaltung
Typical Application SchematicVergrößern ›

Elektrische Spezifikationen & Bauteildetails (C554025)

Automatisch aus dem Datenblatt extrahierte Funktionsbeschreibung, Abmessungen, Betriebsspannungsbereich und Schnittstellen (DE)
Standard-Elektronik- & Steckverbinderbauteil
Detaillierte Übersicht:C554025 (SOT-23-3_L2.9-W1.3-P1.90-LS2.4-BR) ist ein 3-poliges Standard-Elektronik- & Steckverbinderbauteil mit den Gehäuseabmessungen 2.90 × 1.30 × 1.10 mm (Pin-Raster e = 1.90 mm). Ausgelegt für 1.8V ~ 5.5V (Theo Datasheet) Versorgungsspannung, -40°C ~ +85°C (Industrial Grade) Temperaturbereich und Standard I/O / Passive Schnittstellen.
BetriebsversorgungsspannungV_CC / V_DD
1.8V ~ 5.5V (Theo Datasheet)
100nF + 10µF X7R Stützkondensatoren < 2mm am Versorgungspin platzieren
UmgebungstemperaturbereichT_A
-40°C ~ +85°C (Industrial Grade)
Industrieller Temperaturbereich; T_J(max) = +125°C
Takt- & Funkfrequenzf_CLK / f_RF
DC / Broadband Passive
Aus offiziellen PDF-Datenblatttabellen extrahiert
Strom- & LeistungsdatenI_OUT / I_CC
I_GPIO(max) = ±20 mA / pin | I_VDD(total) ≤ 150 mA
Maximal zulässigen Pin-Strom beachten
Gehäuseabmessungen (D × E × A)D × E × A
2.90 × 1.30 × 1.10 mm (A1=0.07 mm)
Gehäusefamilie: SOT23 (SOT-23-3_L2.9-W1.3-P1.90-LS2.4-BR)
Pinanzahl & RastermaßN / e
3 Pins | Pitch e = 1.90 mm (74.8 mil)
Nach IPC-7351B Mittenabstand C normalisiert
Integrierte BusschnittstellenBuses
Standard I/O / Passive
4-Wege-Synchronisation (Symbol ↔ Pinout ↔ 2D ↔ 3D)
Lötprofil & FeuchteempfindlichkeitIPC / MSL
IPC-7351B Level B | J-STD-020 (Peak 260°C) | MSL-3
60% Pastenmasken-Segmentierung auf dem Thermal-Pad
Technischer Sicherheitshinweis: Vor der SMT-Bestückung die Pin-1-Markierung auf dem Bestückungsdruck prüfen.
Technischer Sicherheitshinweis: Thermal-Pad über Ø0.3mm Thermodurchkontaktierungen niederimpedant an die GND-Lage anbinden.

5-Punkte-Industriestandardprüfung

Automatische Geometrie- und Regelprüfung vor dem Dateiexport
5/5 BESTANDEN
IEEE-315 Symbol3 Pins automatisch nach Bussen gruppiert
OK
IPC-7351B Footprint3 Pads · Raster 1.90mm
OK
IPC-7525 60% LotpastenfensterReflow 1:1 Standard
OK
DFM-Fertigungsregeln (JLCPCB / PCBWay)Min. Pad-Abstand: 0.25mm
OK
3D STEP AP214 & GLBKoordinatenursprung deckungsgleich (0,0,0)
OK

Praxisverifikation & Ingenieurbewertungen

Automatisch aus dem Datenblatt extrahierte Funktionsbeschreibung, Abmessungen, Betriebsspannungsbereich und Schnittstellen
5.00 PCB Verified

Mechanische Abmessungen & Land Pattern (SOT-23-3_L2.9-W1.3-P1.90-LS2.4-BR)

Aus dem Datenblatt extrahiert & nach IPC-7351B normiert
mm
Gehäusekörper (D × E)Nominal
2.90 × 1.30 mm
Höhe (A) & Raster (e)IPC-7351B
A=1.10mm · e=1.90mm
Pad-Abmessungen (W × L)Level B
0.65 × 1.00 mm
Pins / Gesamt-PadsTopology
3P / 3Pad (SOT_SMALL)

Empfohlene Peripherie-BOM & Pin-kompatible Ersatztypen (Drop-in)

Passive Begleitbauteile gemäß Referenzschaltung sowie 1:1 pin-kompatible Alternativen
DFM READY
Bauteilbezeichner / Ersatz-MPNWert / GehäuseFunktion & PCB-Layout-Regel
N/A
BOM
Gemäß Applikationsschaltung
SOT-23-3_L2.9-W1.3-P1.90-LS2.4-BR
Leiterbahnbreiten für Nennstrom dimensionieren und IPC-2221 Isolationsabstände einhalten.

Häufig gestellte technische Fragen (FAQ) — C554025 (SOT-23-3_L2.9-W1.3-P1.90-LS2.4-BR)

Schnellantworten zu Pinbelegung, IPC-7351B Land-Pattern-Abmessungen und CAD-Exportformaten
IPC-7351B / IEEE-315

Wie lautet die Pinbelegung (Pinout) und Versorgungsspannung des C554025 (SOT-23-3_L2.9-W1.3-P1.90-LS2.4-BR)?

Das Bauteil C554025 von Kiwi-Instruments im SOT-23-3_L2.9-W1.3-P1.90-LS2.4-BR-Gehäuse besitzt 3 Pins mit einem Rastermaß (Pitch) von 1.90 mm. Wichtige Pins: 1 (DRAIN: Multiplex-I/O- & Peripherie-Pin DRAIN (General)), 2 (VDD: Versorgungsspannungseingang (VDD — 3.3V / 5.0V Standard Logic)), 3 (CS: Multiplex-I/O- & Peripherie-Pin CS (General)).

Welche IPC-7351B Land-Pattern-Abmessungen hat der C554025?

Gemäß Datenblatt und IPC-7351B (Density Level B Nominal) betragen die Gehäusemaße des C554025 (SOT-23-3_L2.9-W1.3-P1.90-LS2.4-BR) 1.30 × 2.90 mm bei einem Pitch e = 1.90 mm und 3 Kupfer-Pads.

Wo können KiCad (.kicad_mod, .kicad_sym), Fusion 360 (.lbr) und 3D-STEP-Modelle für C554025 heruntergeladen werden?

Auf dieser Seite können Sie das vollständig verifizierte CAD-Bibliothekspaket für C554025 (Kiwi-Instruments, SOT-23-3_L2.9-W1.3-P1.90-LS2.4-BR) unter der Open-Hardware-Lizenz CERN-OHL-P-2.0 kostenlos herunterladen: KiCad 8 Footprint (.kicad_mod), Schaltplansymbol (.kicad_sym), Fusion 360 / Eagle (.lbr) und 3D STEP AP214 / WebGL GLB.

Statischer Referenzanhang: Pinbelegungstabelle (3 Pins) & KP3110 VariantenStatische Tabelle aufklappen
Pin-Nr.SignalnameElektrischer TypFunktionsbeschreibung & Schaltungshinweise
1DRAINDigital_IOSignalanschluss DRAIN (Richtung: I/O, Spannungsbereich: 3.3V / 5.0V Standard Logic). Alternative Multiplex-Funktionen: DRAIN. Unterstützte Bus-Schnittstellen: General.
2VDDPower_InPositiver Versorgungseingang (VDD) im Spannungsbereich 3.3V / 5.0V Standard Logic (Max. 5.5V).
3CSDigital_IOSignalanschluss CS (Richtung: I/O, Spannungsbereich: 3.3V / 5.0V Standard Logic). Alternative Multiplex-Funktionen: CS. Unterstützte Bus-Schnittstellen: General.
EntdeckenBauteileGehäuseHerstellerUpload