Mechanische Abmessungen & Land Pattern (QFN-16_L4.0-W4.0-P0.65-TL-EP2.6_1)
Aus dem Datenblatt extrahiert & nach IPC-7351B normiertEmpfohlene Peripherie-BOM & Pin-kompatible Ersatztypen (Drop-in)
Passive Begleitbauteile gemäß Referenzschaltung sowie 1:1 pin-kompatible Alternativen| Bauteilbezeichner / Ersatz-MPN | Wert / Gehäuse | Funktion & PCB-Layout-Regel |
|---|---|---|
| N/A BOM | Gemäß Applikationsschaltung QFN-16_L4.0-W4.0-P0.65-TL-EP2.6_1 | Leiterbahnbreiten für Nennstrom dimensionieren und IPC-2221 Isolationsabstände einhalten. |
Häufig gestellte technische Fragen (FAQ) — C5187519 (QFN-16_L4.0-W4.0-P0.65-TL-EP2.6_1)
Schnellantworten zu Pinbelegung, IPC-7351B Land-Pattern-Abmessungen und CAD-ExportformatenWie lautet die Pinbelegung (Pinout) und Versorgungsspannung des C5187519 (QFN-16_L4.0-W4.0-P0.65-TL-EP2.6_1)?
Das Bauteil C5187519 von Semiconductor im QFN-16_L4.0-W4.0-P0.65-TL-EP2.6_1-Gehäuse besitzt 17 Pins mit einem Rastermaß (Pitch) von 0.65 mm. Wichtige Pins: 1 (VIO: Multiplex-I/O- & Peripherie-Pin VIO (General)), 2 (RXD: Multiplex-I/O- & Peripherie-Pin RXD (UART)), 3 (GND: Masseanschluss (GND)), 4 (CTS: Multiplex-I/O- & Peripherie-Pin CTS (UART)), 5 (TXS/DSR: Multiplex-I/O- & Peripherie-Pin TXS/DSR (UART)), 6 (UD+: Multiplex-I/O- & Peripherie-Pin UD+ (USB)).
Welche IPC-7351B Land-Pattern-Abmessungen hat der C5187519?
Gemäß Datenblatt und IPC-7351B (Density Level B Nominal) betragen die Gehäusemaße des C5187519 (QFN-16_L4.0-W4.0-P0.65-TL-EP2.6_1) 4.00 × 4.00 mm bei einem Pitch e = 0.65 mm und 17 Kupfer-Pads sowie einem zentralen Thermal Pad (EPAD) von 2.60 × 2.60 mm mit 60% Pastenfenster nach IPC-7525.
Wo können KiCad (.kicad_mod, .kicad_sym), Fusion 360 (.lbr) und 3D-STEP-Modelle für C5187519 heruntergeladen werden?
Auf dieser Seite können Sie das vollständig verifizierte CAD-Bibliothekspaket für C5187519 (Semiconductor, QFN-16_L4.0-W4.0-P0.65-TL-EP2.6_1) unter der Open-Hardware-Lizenz CERN-OHL-P-2.0 kostenlos herunterladen: KiCad 8 Footprint (.kicad_mod), Schaltplansymbol (.kicad_sym), Fusion 360 / Eagle (.lbr) und 3D STEP AP214 / WebGL GLB.
Statischer Referenzanhang: Pinbelegungstabelle (17 Pins) & CH9101 VariantenStatische Tabelle aufklappen
| Pin-Nr. | Signalname | Elektrischer Typ | Funktionsbeschreibung & Schaltungshinweise |
|---|---|---|---|
| 1 | VIO | Digital_IO | Signalanschluss VIO (Richtung: I/O, Spannungsbereich: 3.3V / 5.0V Standard Logic). Alternative Multiplex-Funktionen: VIO. Unterstützte Bus-Schnittstellen: General. |
| 2 | RXD | Digital_IO | Signalanschluss RXD (Richtung: I/O, Spannungsbereich: 3.3V / 5.0V Standard Logic). Alternative Multiplex-Funktionen: RXD. Unterstützte Bus-Schnittstellen: UART. |
| 3 | GND | GND | Elektrischer 0V-Masserückführungsanschluss (GND) für Kernlogik, I/O-Treiber und Analogblöcke. |
| 4 | CTS | Digital_IO | Signalanschluss CTS (Richtung: I/O, Spannungsbereich: 3.3V / 5.0V Standard Logic). Alternative Multiplex-Funktionen: CTS. Unterstützte Bus-Schnittstellen: UART. |
| 5 | TXS/DSR | Digital_IO | Signalanschluss TXS/DSR (Richtung: I/O, Spannungsbereich: 3.3V / 5.0V Standard Logic). Alternative Multiplex-Funktionen: TXS/DSR. Unterstützte Bus-Schnittstellen: UART. |
| 6 | UD+ | Digital_IO | Signalanschluss UD+ (Richtung: I/O, Spannungsbereich: 3.3V / 5.0V Standard Logic). Alternative Multiplex-Funktionen: UD+. Unterstützte Bus-Schnittstellen: USB. |
| 7 | UD- | Digital_IO | Signalanschluss UD- (Richtung: I/O, Spannungsbereich: 3.3V / 5.0V Standard Logic). Alternative Multiplex-Funktionen: UD-. Unterstützte Bus-Schnittstellen: USB. |
| 8 | V3 | Power_Out | Geregelter Leistungsausgang (V3) im Spannungsbereich 3.3V / 5.0V Standard Logic (Max. 5.5V). |
| 9 | RESET# | Digital_IO | Aktiv-niedriger Hardware-Reset-Anschluss (RESET#): Low-Pegel setzt Prozessorkern und Peripherie zurück. |
| 10 | VDD5 | Power_In | Positiver Versorgungseingang (VDD5) im Spannungsbereich 3.3V / 5.0V Standard Logic (Max. 5.5V). |
| 11 | RXS/RI | Digital_IO | Signalanschluss RXS/RI (Richtung: I/O, Spannungsbereich: 3.3V / 5.0V Standard Logic). Alternative Multiplex-Funktionen: RXS/RI. Unterstützte Bus-Schnittstellen: General. |
| 12 | TNOW/DCD | Digital_IO | Signalanschluss TNOW/DCD (Richtung: I/O, Spannungsbereich: 3.3V / 5.0V Standard Logic). Alternative Multiplex-Funktionen: TNOW/DCD. Unterstützte Bus-Schnittstellen: General. |
| 13 | GND | GND | Elektrischer 0V-Masserückführungsanschluss (GND) für Kernlogik, I/O-Treiber und Analogblöcke. |
| 14 | SUSPEND/DTR | Digital_IO | Signalanschluss SUSPEND/DTR (Richtung: I/O, Spannungsbereich: 3.3V / 5.0V Standard Logic). Alternative Multiplex-Funktionen: SUSPEND/DTR. Unterstützte Bus-Schnittstellen: UART. |
| 15 | TXD | Digital_IO | Signalanschluss TXD (Richtung: I/O, Spannungsbereich: 3.3V / 5.0V Standard Logic). Alternative Multiplex-Funktionen: TXD. Unterstützte Bus-Schnittstellen: UART. |
| 16 | RTS | Digital_IO | Signalanschluss RTS (Richtung: I/O, Spannungsbereich: 3.3V / 5.0V Standard Logic). Alternative Multiplex-Funktionen: RTS. Unterstützte Bus-Schnittstellen: UART. |
| 17 | GND | GND | Elektrischer 0V-Masserückführungsanschluss (GND) für Kernlogik, I/O-Treiber und Analogblöcke. |