ChipDocs.org
⌘K
2284 부품PDF 업로드
C45066894 (WLCSP-68_L3.2-W3.1-P0.30-TL) — Symbol, Footprint IPC-7351B & 3D STEP Model

C45066894

SemiconductorWLCSP-68_L3.2-W3.1-P0.30-TL · 68 핀 · Pitch 0.35mmIPC-7351B Verified5.0 (0)
4D 동기화 크로스 프로브 모드 (CROSS-PROBE)핀을 클릭하거나 마우스를 올리면 심볼, 풋프린트, 3D 모델에서 동시에 강조 표시됩니다
1. 회로도 심볼
U1 · C45066894 (WLCSP-68_L3.2-W3.1-P0.30-TL)A1VDDUSBA3PG10A5VDDIO2A7PB7A9VDDB2VDDB4PG14B6PB4B8PH3-BOOT0C1PA12C3PG9C5VSSC7PB6C9VBATD2VSSD4PG12D6PB3D8VSSE1PA11E3PA15E5PG13E7PB5E9PC14-OSC32_IF2PA10F4PA14F6PG15F8PC13G1VDDIO2G3PA9G5PG11G7NRSTG9PC15-OSC32_OH2VSSH4PA13R9VDDR7PA6R5PB2R3VDDSMPSR1VDDP8VSSP6PB1P4VLXSMPSP2VDD11N9PA3N7PA4N5PB0N3VSSSMPSN1VSSM8PA2M6PA7M4PB13M2PB14L9VDDAL7PA1L5PG3L3PB15L1PG2K8VSSAK6PA5K4PG5K2PG4J9PH0-OSC_INJ7PA0J5PG8J3PG7J1PG6H8PH1-OSC_OUTH6PA8Grid Pitch = 2.54mm (IEEE-315)-15.2-10.2-5.105.110.215.248.343.238.133.027.922.917.812.77.62.5-2.5-7.6-12.7-17.8-22.9-27.9-33.0-38.1-43.2-48.3mm
2. 2D 풋프린트
A1C1E1G1J1L1N1R1B2D2F2H2K2M2P2A3C3E3G3J3L3N3R3B4D4F4H4K4M4P4A5C5E5G5J5L5N5R5B6D6F6H6K6M6P6A7C7E7G7J7L7N7R7B8D8F8H8K8M8P8A9C9E9G9J9L9N9R9E=3.20mm · Pitch e=0.35mmD=3.10mm-3-2-101233210-1-2-3mm
3. 3D CAD 모델
패키지 외형: 3.20mm × 3.10mm · 피치: 0.35mm · 눈금자 간격: 1.00mm동기화 <100ms

동기화된 핀아웃 (Symbol / 2D / 3D) (68/68)

핀을 클릭하거나 마우스를 올리면 심볼, 풋프린트, 3D 모델에서 동시에 강조 표시됩니다
핀기호유형기능 설명 (KO)
A1VDDUSBPower전원 공급 입력 핀 (VDDUSB — 3.3V / 5.0V Standard Logic)
A3PG10I/O다중화 I/O 및 주변장치 핀 PG10 (General)
A5VDDIO2Power전원 공급 입력 핀 (VDDIO2 — 3.3V / 5.0V Standard Logic)
A7PB7I/O다중화 I/O 및 주변장치 핀 PB7 (General)
A9VDDPower전원 공급 입력 핀 (VDD — 3.3V / 5.0V Standard Logic)
B2VDDPower전원 공급 입력 핀 (VDD — 3.3V / 5.0V Standard Logic)
B4PG14I/O다중화 I/O 및 주변장치 핀 PG14 (General)
B6PB4I/O다중화 I/O 및 주변장치 핀 PB4 (General)
B8PH3-BOOT0I/O다중화 I/O 및 주변장치 핀 PH3-BOOT0 (General)
C1PA12I/O다중화 I/O 및 주변장치 핀 PA12 (General)
C3PG9I/O다중화 I/O 및 주변장치 핀 PG9 (General)
C5VSSGND접지 기준 핀 (VSS)
C7PB6I/O다중화 I/O 및 주변장치 핀 PB6 (General)
C9VBATPower전원 공급 입력 핀 (VBAT — 3.3V / 5.0V Standard Logic)
D2VSSGND접지 기준 핀 (VSS)
D4PG12I/O다중화 I/O 및 주변장치 핀 PG12 (General)
D6PB3I/O다중화 I/O 및 주변장치 핀 PB3 (General)
D8VSSGND접지 기준 핀 (VSS)
E1PA11I/O다중화 I/O 및 주변장치 핀 PA11 (General)
E3PA15I/O다중화 I/O 및 주변장치 핀 PA15 (General)
E5PG13I/O다중화 I/O 및 주변장치 핀 PG13 (General)
E7PB5I/O다중화 I/O 및 주변장치 핀 PB5 (General)
E9PC14-OSC32_INI/O다중화 I/O 및 주변장치 핀 PC14-OSC32_IN (RTC/CLK)
F2PA10I/O다중화 I/O 및 주변장치 핀 PA10 (General)
F4PA14I/O다중화 I/O 및 주변장치 핀 PA14 (General)
F6PG15I/O다중화 I/O 및 주변장치 핀 PG15 (General)
F8PC13I/O다중화 I/O 및 주변장치 핀 PC13 (General)
G1VDDIO2Power전원 공급 입력 핀 (VDDIO2 — 3.3V / 5.0V Standard Logic)
G3PA9I/O다중화 I/O 및 주변장치 핀 PA9 (General)
G5PG11I/O다중화 I/O 및 주변장치 핀 PG11 (General)
G7NRSTI시스템 활성화 및 하드웨어 리셋 (NRST)
G9PC15-OSC32_OUTI/O다중화 I/O 및 주변장치 핀 PC15-OSC32_OUT (RTC/CLK)
H2VSSGND접지 기준 핀 (VSS)
H4PA13I/O다중화 I/O 및 주변장치 핀 PA13 (General)
H6PA8I/O다중화 I/O 및 주변장치 핀 PA8 (General)
H8PH1-OSC_OUTI/O다중화 I/O 및 주변장치 핀 PH1-OSC_OUT (RTC/CLK)
J1PG6I/O다중화 I/O 및 주변장치 핀 PG6 (General)
J3PG7I/O다중화 I/O 및 주변장치 핀 PG7 (General)
J5PG8I/O다중화 I/O 및 주변장치 핀 PG8 (General)
J7PA0I/O다중화 I/O 및 주변장치 핀 PA0 (General)
J9PH0-OSC_INI/O다중화 I/O 및 주변장치 핀 PH0-OSC_IN (RTC/CLK)
K2PG4I/O다중화 I/O 및 주변장치 핀 PG4 (General)
K4PG5I/O다중화 I/O 및 주변장치 핀 PG5 (General)
K6PA5I/O다중화 I/O 및 주변장치 핀 PA5 (General)
K8VSSAGND접지 기준 핀 (VSSA)
L1PG2I/O다중화 I/O 및 주변장치 핀 PG2 (General)
L3PB15I/O다중화 I/O 및 주변장치 핀 PB15 (General)
L5PG3I/O다중화 I/O 및 주변장치 핀 PG3 (General)
L7PA1I/O다중화 I/O 및 주변장치 핀 PA1 (General)
L9VDDAPower전원 공급 입력 핀 (VDDA — 3.3V / 5.0V Standard Logic)
M2PB14I/O다중화 I/O 및 주변장치 핀 PB14 (General)
M4PB13I/O다중화 I/O 및 주변장치 핀 PB13 (General)
M6PA7I/O다중화 I/O 및 주변장치 핀 PA7 (General)
M8PA2I/O다중화 I/O 및 주변장치 핀 PA2 (General)
N1VSSGND접지 기준 핀 (VSS)
N3VSSSMPSGND접지 기준 핀 (VSSSMPS)
N5PB0I/O다중화 I/O 및 주변장치 핀 PB0 (General)
N7PA4I/O다중화 I/O 및 주변장치 핀 PA4 (General)
N9PA3I/O다중화 I/O 및 주변장치 핀 PA3 (General)
P2VDD11Power전원 공급 입력 핀 (VDD11 — 3.3V / 5.0V Standard Logic)
P4VLXSMPSI/O다중화 I/O 및 주변장치 핀 VLXSMPS (General)
P6PB1I/O다중화 I/O 및 주변장치 핀 PB1 (General)
P8VSSGND접지 기준 핀 (VSS)
R1VDDPower전원 공급 입력 핀 (VDD — 3.3V / 5.0V Standard Logic)
R3VDDSMPSPower전원 공급 입력 핀 (VDDSMPS — 3.3V / 5.0V Standard Logic)
R5PB2I/O다중화 I/O 및 주변장치 핀 PB2 (General)
R7PA6I/O다중화 I/O 및 주변장치 핀 PA6 (General)
R9VDDPower전원 공급 입력 핀 (VDD — 3.3V / 5.0V Standard Logic)
PIN A1 VDDUSB
Power
전원 공급 입력 핀 (VDDUSB — 3.3V / 5.0V Standard Logic)
설계 권장 사항: Primary positive power supply input (VDDUSB) operating in the 3.3V / 5.0V Standard Logic domain (Max rating: 5.5V).
IPC-7351B 솔더 밀도 및 스팬 C/G/Z 설정

데이터시트 PDF 직접 보기 & 기술 도면 갤러리 (6 표준 도면)

원본 PDF 문서를 직접 보거나 도면을 클릭하여 전체 화면으로 확대하세요
새 창에서 PDF 열기 ↗PDF 데이터시트 읽기 (.pdf)
PDF VIEWER공식 제조사 데이터시트: C45066894 (Semiconductor · WLCSP-68_L3.2-W3.1-P0.30-TL)
아래 임베디드 PDF 뷰어 내에서 스크롤, 검색(Ctrl+F) 및 확대 가능
1. 실제 3D 패키지 모델REPRESENTATIVE
C45066894 (WLCSP-68_L3.2-W3.1-P0.30-TL) - 1. 실제 3D 패키지 모델
정밀 3D 솔리드 바디확대 ›
2. 표준 핀아웃 (상면도)CLEANROOM PINOUT
C45066894 (WLCSP-68_L3.2-W3.1-P0.30-TL) - 2. 표준 핀아웃 (상면도)
정규 패키지 핀 배치 (68 핀)확대 ›
3. 원본 데이터시트 핀아웃PDF PINOUT
C45066894 (WLCSP-68_L3.2-W3.1-P0.30-TL) - 3. 원본 데이터시트 핀아웃
자르지 않은 원본 핀 다이어그램확대 ›
4. 패키지 외형 치수 (D×E×A)PACKAGE DIMENSIONS
C45066894 (WLCSP-68_L3.2-W3.1-P0.30-TL) - 4. 패키지 외형 치수 (D×E×A)
WLCSP-68_L3.2-W3.1-P0.30-TL · 3.20×3.10mm · 피치 0.35mm확대 ›
5. 권장 PCB 풋프린트LAND PATTERN
C45066894 (WLCSP-68_L3.2-W3.1-P0.30-TL) - 5. 권장 PCB 풋프린트
IPC-7351B 랜드 패턴 (68 Pads)확대 ›
6. 응용 회로도SCHEMATIC
C45066894 (WLCSP-68_L3.2-W3.1-P0.30-TL) - 6. 응용 회로도
Typical Application Schematic확대 ›

전기적 사양 & 상세 부품 사양 (C45066894)

데이터시트에서 자동 추출된 기능 설명, 기계적 외형 치수, 공급 전압 범위 및 주변 장치 인터페이스 (KO)
표준 전자 부품 및 커넥터
상세 개요:C45066894 (WLCSP-68_L3.2-W3.1-P0.30-TL) 부품은 68핀 표준 전자 부품 및 커넥터로, 패키지 외형 치수는 3.10 × 3.20 × 0.55 mm (핀 피치 e = 0.35 mm)입니다. 동작 전압 1.8V ~ 5.5V (Theo Datasheet), 동작 온도 -40°C ~ +85°C (Industrial Grade) 및 RTC/CLK 인터페이스를 지원합니다.
동작 전원 전압 범위V_CC / V_DD
1.8V ~ 5.5V (Theo Datasheet)
전원 핀 2mm 이내에 100nF + 10µF X7R 디커플링 커패시터 배치
동작 주위 온도 범위T_A
-40°C ~ +85°C (Industrial Grade)
산업용 등급; 최대 접합 온도 T_J(max) = +125°C
클럭 및 동작 주파수f_CLK / f_RF
DC / Broadband Passive
PDF 데이터시트 사양표에서 추출됨
정격 전류 및 소비 전력I_OUT / I_CC
I_GPIO(max) = ±20 mA / pin | I_VDD(total) ≤ 150 mA
핀당 최대 허용 전류 제한 준수
패키지 외형 치수 (D × E × A)D × E × A
3.10 × 3.20 × 0.55 mm (A1=0.18 mm)
패키지 패밀리: WLCSP (WLCSP-68_L3.2-W3.1-P0.30-TL)
핀 수 및 리드 피치N / e
68 Pins | Pitch e = 0.35 mm (13.8 mil)
IPC-7351B 중심간 거리 (Span C) 정규화
내장 주변장치 인터페이스Buses
RTC/CLK
회로도 심볼·2D 풋프린트·3D 모델 4방향 동기화
리플로우 및 습기 민감도IPC / MSL
IPC-7351B Level B | J-STD-020 (최대 260°C) | MSL-3
방열 패드(EPAD) 60% 분할 스텐실 개구 적용
엔지니어링 안전 경고: SMT 실장 전 실크스크린 1번 핀 챔퍼 방향을 반드시 확인하십시오.
엔지니어링 안전 경고: 방열 패드는 Ø0.3mm 써멀 비아 그리드를 통해 내층 GND 플레인에 연결하십시오.

5개 산업 표준 검증

파일 내보내기 전 자동 기하학/전기적 검증
5/5 전체 통과
IEEE-315 심볼68 개 핀 자동 버스 그룹화
OK
IPC-7351B 풋프린트68 개 패드 · 피치 0.35mm
OK
IPC-7525 60% 솔더 페이스트 개구율리플로우 1:1 표준
OK
DFM 제조 규칙 (JLCPCB / PCBWay)최소 패드 간격: 0.25mm
OK
3D STEP AP214 & GLB좌표 원점 일치 (0,0,0)
OK

실물 하드웨어 검증 & 기술 리뷰

데이터시트에서 자동 추출된 기능 설명, 기계적 외형 치수, 공급 전압 범위 및 주변 장치 인터페이스
5.00 PCB Verified

기계적 치수 및 랜드 패턴 (WLCSP-68_L3.2-W3.1-P0.30-TL)

데이터시트에서 추출 및 IPC-7351B 표준화 완료
mm
패키지 본체 (D × E)Nominal
3.10 × 3.20 mm
높이 (A) & 피치 (e)IPC-7351B
A=0.55mm · e=0.35mm
패드 크기 (W × L)Level B
0.20 × 0.20 mm
핀 수 / 총 패드 수Topology
68P / 68Pad (BGA_GRID)

권장 주변 부품 BOM 및 핀 호환 대체품 (Drop-in)

표준 응용 회로용 수동 부품 및 1:1 핀 호환 대체 부품 목록
DFM READY
부품 기호 / 대체 품번값 / 패키지역할 및 PCB 배치 규칙 (Layout Rule)
N/A
BOM
응용 회로 기준
WLCSP-68_L3.2-W3.1-P0.30-TL
정격 부하 전류에 맞는 배선 폭을 확보하고 IPC-2221 전기적 절연 간격을 준수하세요.

기술 자주 묻는 질문 (FAQ) — C45066894 (WLCSP-68_L3.2-W3.1-P0.30-TL)

핀아웃, IPC-7351B 랜드 패턴 치수 및 CAD 내보내기 포맷 빠른 안내
IPC-7351B / IEEE-315

C45066894 (WLCSP-68_L3.2-W3.1-P0.30-TL)의 핀아웃(Pinout) 및 전원 전압 사양은 어떻게 되나요?

STMicroelectronics에서 제조한 C45066894(WLCSP-68_L3.2-W3.1-P0.30-TL 패키지)은 핀 피치 0.35 mm의 68핀 소자입니다. 주요 핀 구성: A1 (VDDUSB: 전원 공급 입력 핀 (VDDUSB — 3.3V / 5.0V Standard Logic)), A3 (PG10: 다중화 I/O 및 주변장치 핀 PG10 (General)), A5 (VDDIO2: 전원 공급 입력 핀 (VDDIO2 — 3.3V / 5.0V Standard Logic)), A7 (PB7: 다중화 I/O 및 주변장치 핀 PB7 (General)), A9 (VDD: 전원 공급 입력 핀 (VDD — 3.3V / 5.0V Standard Logic)), B2 (VDD: 전원 공급 입력 핀 (VDD — 3.3V / 5.0V Standard Logic)).

C45066894의 IPC-7351B 표준 PCB 풋프린트 규격 치수는 얼마인가요?

데이터시트 기계 도면 및 IPC-7351B Level B(표준 밀도)에 따라 C45066894(WLCSP-68_L3.2-W3.1-P0.30-TL) 본체 크기는 3.20 × 3.10 mm, 피치 e = 0.35 mm이며 총 68개의 구리 패드로 구성됩니다.

C45066894용 KiCad(.kicad_mod, .kicad_sym), Fusion 360(.lbr) 및 3D STEP 모델은 어디서 다운로드할 수 있나요?

이 페이지에서 CERN-OHL-P-2.0 오픈 하드웨어 라이선스에 따라 검증된 C45066894(STMicroelectronics, WLCSP-68_L3.2-W3.1-P0.30-TL)의 KiCad 8 풋프린트 및 기호, Autodesk Fusion 360 / Eagle(.lbr), 3D STEP AP214 & WebGL GLB 패키지를 무료로 즉시 다운로드할 수 있습니다.

정적 참조 부록: 핀아웃 테이블 (68 핀) 및 STM32U375 제품군 변형정적 표 펼치기
핀 번호 (Pin #)신호명 (Signal Name)전기적 유형 (Type)기능 설명 및 회로 설계 유의사항
A1VDDUSBPower_In3.3V / 5.0V Standard Logic 전압 도메인에서 동작하는 주 전원 입력 단자 (VDDUSB, 최대 정격: 5.5V)입니다.
A3PG10Digital_IO신호 단자 PG10 (방향: I/O, 전압 도메인: 3.3V / 5.0V Standard Logic). 다중화 대체 기능 (Alternate Functions): PG10. 지원 버스 프로토콜: General.
A5VDDIO2Power_In3.3V / 5.0V Standard Logic 전압 도메인에서 동작하는 주 전원 입력 단자 (VDDIO2, 최대 정격: 5.5V)입니다.
A7PB7Digital_IO신호 단자 PB7 (방향: I/O, 전압 도메인: 3.3V / 5.0V Standard Logic). 다중화 대체 기능 (Alternate Functions): PB7. 지원 버스 프로토콜: General.
A9VDDPower_In3.3V / 5.0V Standard Logic 전압 도메인에서 동작하는 주 전원 입력 단자 (VDD, 최대 정격: 5.5V)입니다.
B2VDDPower_In3.3V / 5.0V Standard Logic 전압 도메인에서 동작하는 주 전원 입력 단자 (VDD, 최대 정격: 5.5V)입니다.
B4PG14Digital_IO신호 단자 PG14 (방향: I/O, 전압 도메인: 3.3V / 5.0V Standard Logic). 다중화 대체 기능 (Alternate Functions): PG14. 지원 버스 프로토콜: General.
B6PB4Digital_IO신호 단자 PB4 (방향: I/O, 전압 도메인: 3.3V / 5.0V Standard Logic). 다중화 대체 기능 (Alternate Functions): PB4. 지원 버스 프로토콜: General.
B8PH3-BOOT0Digital_IO신호 단자 PH3-BOOT0 (방향: I/O, 전압 도메인: 3.3V / 5.0V Standard Logic). 다중화 대체 기능 (Alternate Functions): PH3-BOOT0. 지원 버스 프로토콜: General.
C1PA12Digital_IO신호 단자 PA12 (방향: I/O, 전압 도메인: 3.3V / 5.0V Standard Logic). 다중화 대체 기능 (Alternate Functions): PA12. 지원 버스 프로토콜: General.
C3PG9Digital_IO신호 단자 PG9 (방향: I/O, 전압 도메인: 3.3V / 5.0V Standard Logic). 다중화 대체 기능 (Alternate Functions): PG9. 지원 버스 프로토콜: General.
C5VSSGND내부 코어 로직, I/O 드라이버 및 아날로그 블록의 공통 귀환 경로인 0V 접지 단자 (VSS)입니다.
C7PB6Digital_IO신호 단자 PB6 (방향: I/O, 전압 도메인: 3.3V / 5.0V Standard Logic). 다중화 대체 기능 (Alternate Functions): PB6. 지원 버스 프로토콜: General.
C9VBATPower_In3.3V / 5.0V Standard Logic 전압 도메인에서 동작하는 주 전원 입력 단자 (VBAT, 최대 정격: 5.5V)입니다.
D2VSSGND내부 코어 로직, I/O 드라이버 및 아날로그 블록의 공통 귀환 경로인 0V 접지 단자 (VSS)입니다.
D4PG12Digital_IO신호 단자 PG12 (방향: I/O, 전압 도메인: 3.3V / 5.0V Standard Logic). 다중화 대체 기능 (Alternate Functions): PG12. 지원 버스 프로토콜: General.
D6PB3Digital_IO신호 단자 PB3 (방향: I/O, 전압 도메인: 3.3V / 5.0V Standard Logic). 다중화 대체 기능 (Alternate Functions): PB3. 지원 버스 프로토콜: General.
D8VSSGND내부 코어 로직, I/O 드라이버 및 아날로그 블록의 공통 귀환 경로인 0V 접지 단자 (VSS)입니다.
E1PA11Digital_IO신호 단자 PA11 (방향: I/O, 전압 도메인: 3.3V / 5.0V Standard Logic). 다중화 대체 기능 (Alternate Functions): PA11. 지원 버스 프로토콜: General.
E3PA15Digital_IO신호 단자 PA15 (방향: I/O, 전압 도메인: 3.3V / 5.0V Standard Logic). 다중화 대체 기능 (Alternate Functions): PA15. 지원 버스 프로토콜: General.
E5PG13Digital_IO신호 단자 PG13 (방향: I/O, 전압 도메인: 3.3V / 5.0V Standard Logic). 다중화 대체 기능 (Alternate Functions): PG13. 지원 버스 프로토콜: General.
E7PB5Digital_IO신호 단자 PB5 (방향: I/O, 전압 도메인: 3.3V / 5.0V Standard Logic). 다중화 대체 기능 (Alternate Functions): PB5. 지원 버스 프로토콜: General.
E9PC14-OSC32_INDigital_IO신호 단자 PC14-OSC32_IN (방향: I/O, 전압 도메인: 3.3V / 5.0V Standard Logic). 다중화 대체 기능 (Alternate Functions): PC14-OSC32_IN. 지원 버스 프로토콜: RTC/CLK.
F2PA10Digital_IO신호 단자 PA10 (방향: I/O, 전압 도메인: 3.3V / 5.0V Standard Logic). 다중화 대체 기능 (Alternate Functions): PA10. 지원 버스 프로토콜: General.
F4PA14Digital_IO신호 단자 PA14 (방향: I/O, 전압 도메인: 3.3V / 5.0V Standard Logic). 다중화 대체 기능 (Alternate Functions): PA14. 지원 버스 프로토콜: General.
F6PG15Digital_IO신호 단자 PG15 (방향: I/O, 전압 도메인: 3.3V / 5.0V Standard Logic). 다중화 대체 기능 (Alternate Functions): PG15. 지원 버스 프로토콜: General.
F8PC13Digital_IO신호 단자 PC13 (방향: I/O, 전압 도메인: 3.3V / 5.0V Standard Logic). 다중화 대체 기능 (Alternate Functions): PC13. 지원 버스 프로토콜: General.
G1VDDIO2Power_In3.3V / 5.0V Standard Logic 전압 도메인에서 동작하는 주 전원 입력 단자 (VDDIO2, 최대 정격: 5.5V)입니다.
G3PA9Digital_IO신호 단자 PA9 (방향: I/O, 전압 도메인: 3.3V / 5.0V Standard Logic). 다중화 대체 기능 (Alternate Functions): PA9. 지원 버스 프로토콜: General.
G5PG11Digital_IO신호 단자 PG11 (방향: I/O, 전압 도메인: 3.3V / 5.0V Standard Logic). 다중화 대체 기능 (Alternate Functions): PG11. 지원 버스 프로토콜: General.
G7NRSTDigital_IO로우 액티브 하드웨어 리셋 단자 (NRST): Low로 당기면 코어 및 모든 주변장치가 초기화됩니다.
G9PC15-OSC32_OUTDigital_IO신호 단자 PC15-OSC32_OUT (방향: I/O, 전압 도메인: 3.3V / 5.0V Standard Logic). 다중화 대체 기능 (Alternate Functions): PC15-OSC32_OUT. 지원 버스 프로토콜: RTC/CLK.
H2VSSGND내부 코어 로직, I/O 드라이버 및 아날로그 블록의 공통 귀환 경로인 0V 접지 단자 (VSS)입니다.
H4PA13Digital_IO신호 단자 PA13 (방향: I/O, 전압 도메인: 3.3V / 5.0V Standard Logic). 다중화 대체 기능 (Alternate Functions): PA13. 지원 버스 프로토콜: General.
H6PA8Digital_IO신호 단자 PA8 (방향: I/O, 전압 도메인: 3.3V / 5.0V Standard Logic). 다중화 대체 기능 (Alternate Functions): PA8. 지원 버스 프로토콜: General.
H8PH1-OSC_OUTDigital_IO신호 단자 PH1-OSC_OUT (방향: I/O, 전압 도메인: 3.3V / 5.0V Standard Logic). 다중화 대체 기능 (Alternate Functions): PH1-OSC_OUT. 지원 버스 프로토콜: RTC/CLK.
J1PG6Digital_IO신호 단자 PG6 (방향: I/O, 전압 도메인: 3.3V / 5.0V Standard Logic). 다중화 대체 기능 (Alternate Functions): PG6. 지원 버스 프로토콜: General.
J3PG7Digital_IO신호 단자 PG7 (방향: I/O, 전압 도메인: 3.3V / 5.0V Standard Logic). 다중화 대체 기능 (Alternate Functions): PG7. 지원 버스 프로토콜: General.
J5PG8Digital_IO신호 단자 PG8 (방향: I/O, 전압 도메인: 3.3V / 5.0V Standard Logic). 다중화 대체 기능 (Alternate Functions): PG8. 지원 버스 프로토콜: General.
J7PA0Digital_IO신호 단자 PA0 (방향: I/O, 전압 도메인: 3.3V / 5.0V Standard Logic). 다중화 대체 기능 (Alternate Functions): PA0. 지원 버스 프로토콜: General.
J9PH0-OSC_INDigital_IO신호 단자 PH0-OSC_IN (방향: I/O, 전압 도메인: 3.3V / 5.0V Standard Logic). 다중화 대체 기능 (Alternate Functions): PH0-OSC_IN. 지원 버스 프로토콜: RTC/CLK.
K2PG4Digital_IO신호 단자 PG4 (방향: I/O, 전압 도메인: 3.3V / 5.0V Standard Logic). 다중화 대체 기능 (Alternate Functions): PG4. 지원 버스 프로토콜: General.
K4PG5Digital_IO신호 단자 PG5 (방향: I/O, 전압 도메인: 3.3V / 5.0V Standard Logic). 다중화 대체 기능 (Alternate Functions): PG5. 지원 버스 프로토콜: General.
K6PA5Digital_IO신호 단자 PA5 (방향: I/O, 전압 도메인: 3.3V / 5.0V Standard Logic). 다중화 대체 기능 (Alternate Functions): PA5. 지원 버스 프로토콜: General.
K8VSSAGND내부 코어 로직, I/O 드라이버 및 아날로그 블록의 공통 귀환 경로인 0V 접지 단자 (VSSA)입니다.
L1PG2Digital_IO신호 단자 PG2 (방향: I/O, 전압 도메인: 3.3V / 5.0V Standard Logic). 다중화 대체 기능 (Alternate Functions): PG2. 지원 버스 프로토콜: General.
L3PB15Digital_IO신호 단자 PB15 (방향: I/O, 전압 도메인: 3.3V / 5.0V Standard Logic). 다중화 대체 기능 (Alternate Functions): PB15. 지원 버스 프로토콜: General.
L5PG3Digital_IO신호 단자 PG3 (방향: I/O, 전압 도메인: 3.3V / 5.0V Standard Logic). 다중화 대체 기능 (Alternate Functions): PG3. 지원 버스 프로토콜: General.
L7PA1Digital_IO신호 단자 PA1 (방향: I/O, 전압 도메인: 3.3V / 5.0V Standard Logic). 다중화 대체 기능 (Alternate Functions): PA1. 지원 버스 프로토콜: General.
L9VDDAPower_In3.3V / 5.0V Standard Logic 전압 도메인에서 동작하는 주 전원 입력 단자 (VDDA, 최대 정격: 5.5V)입니다.
M2PB14Digital_IO신호 단자 PB14 (방향: I/O, 전압 도메인: 3.3V / 5.0V Standard Logic). 다중화 대체 기능 (Alternate Functions): PB14. 지원 버스 프로토콜: General.
M4PB13Digital_IO신호 단자 PB13 (방향: I/O, 전압 도메인: 3.3V / 5.0V Standard Logic). 다중화 대체 기능 (Alternate Functions): PB13. 지원 버스 프로토콜: General.
M6PA7Digital_IO신호 단자 PA7 (방향: I/O, 전압 도메인: 3.3V / 5.0V Standard Logic). 다중화 대체 기능 (Alternate Functions): PA7. 지원 버스 프로토콜: General.
M8PA2Digital_IO신호 단자 PA2 (방향: I/O, 전압 도메인: 3.3V / 5.0V Standard Logic). 다중화 대체 기능 (Alternate Functions): PA2. 지원 버스 프로토콜: General.
N1VSSGND내부 코어 로직, I/O 드라이버 및 아날로그 블록의 공통 귀환 경로인 0V 접지 단자 (VSS)입니다.
N3VSSSMPSGND내부 코어 로직, I/O 드라이버 및 아날로그 블록의 공통 귀환 경로인 0V 접지 단자 (VSSSMPS)입니다.
N5PB0Digital_IO신호 단자 PB0 (방향: I/O, 전압 도메인: 3.3V / 5.0V Standard Logic). 다중화 대체 기능 (Alternate Functions): PB0. 지원 버스 프로토콜: General.
N7PA4Digital_IO신호 단자 PA4 (방향: I/O, 전압 도메인: 3.3V / 5.0V Standard Logic). 다중화 대체 기능 (Alternate Functions): PA4. 지원 버스 프로토콜: General.
N9PA3Digital_IO신호 단자 PA3 (방향: I/O, 전압 도메인: 3.3V / 5.0V Standard Logic). 다중화 대체 기능 (Alternate Functions): PA3. 지원 버스 프로토콜: General.
P2VDD11Power_In3.3V / 5.0V Standard Logic 전압 도메인에서 동작하는 주 전원 입력 단자 (VDD11, 최대 정격: 5.5V)입니다.
P4VLXSMPSDigital_IO신호 단자 VLXSMPS (방향: I/O, 전압 도메인: 3.3V / 5.0V Standard Logic). 다중화 대체 기능 (Alternate Functions): VLXSMPS. 지원 버스 프로토콜: General.
P6PB1Digital_IO신호 단자 PB1 (방향: I/O, 전압 도메인: 3.3V / 5.0V Standard Logic). 다중화 대체 기능 (Alternate Functions): PB1. 지원 버스 프로토콜: General.
P8VSSGND내부 코어 로직, I/O 드라이버 및 아날로그 블록의 공통 귀환 경로인 0V 접지 단자 (VSS)입니다.
R1VDDPower_In3.3V / 5.0V Standard Logic 전압 도메인에서 동작하는 주 전원 입력 단자 (VDD, 최대 정격: 5.5V)입니다.
탐색부품패키지제조사업로드