C23172780 (QFN-48_L7.0-W7.0-P0.50-TL-EP5.6) — 回路図シンボル、IPC-7351B フットプリント & 3D STEP モデル

ピン	記号	種別	機能説明 (JA)
1	VBAT	Power	電源供給入力 (VBAT — 3.3V / 5.0V Standard Logic)
2	PC13	I/O	マルチプレクスI/O・ペリフェラル端子 PC13 (General)
3	PC14-OSC32_IN	I/O	マルチプレクスI/O・ペリフェラル端子 PC14-OSC32_IN (RTC/CLK)
4	PC15-OSC32_OUT	I/O	マルチプレクスI/O・ペリフェラル端子 PC15-OSC32_OUT (RTC/CLK)
5	PH0-OSC_IN	I/O	マルチプレクスI/O・ペリフェラル端子 PH0-OSC_IN (RTC/CLK)
6	PH1-OSC_OUT	I/O	マルチプレクスI/O・ペリフェラル端子 PH1-OSC_OUT (RTC/CLK)
7	NRST	I	システムイネーブル・ハードウェアリセット (NRST)
8	VSSA	GND	グラウンド基準端子 (VSSA)
9	VDDA	Power	電源供給入力 (VDDA — 3.3V / 5.0V Standard Logic)
10	PA0	I/O	マルチプレクスI/O・ペリフェラル端子 PA0 (General)
11	PA1	I/O	マルチプレクスI/O・ペリフェラル端子 PA1 (General)
12	PA2	I/O	マルチプレクスI/O・ペリフェラル端子 PA2 (General)
13	PA3	I/O	マルチプレクスI/O・ペリフェラル端子 PA3 (General)
14	PA4	I/O	マルチプレクスI/O・ペリフェラル端子 PA4 (General)
15	PA5	I/O	マルチプレクスI/O・ペリフェラル端子 PA5 (General)
16	PA6	I/O	マルチプレクスI/O・ペリフェラル端子 PA6 (General)
17	PA7	I/O	マルチプレクスI/O・ペリフェラル端子 PA7 (General)
18	PB0	I/O	マルチプレクスI/O・ペリフェラル端子 PB0 (General)
19	PB1	I/O	マルチプレクスI/O・ペリフェラル端子 PB1 (General)
20	PB2	I/O	マルチプレクスI/O・ペリフェラル端子 PB2 (General)
21	PB10	I/O	マルチプレクスI/O・ペリフェラル端子 PB10 (General)
22	VCAP	I/O	マルチプレクスI/O・ペリフェラル端子 VCAP (General)
23	VSS	GND	グラウンド基準端子 (VSS)
24	VDD	Power	電源供給入力 (VDD — 3.3V / 5.0V Standard Logic)
25	PB12	I/O	マルチプレクスI/O・ペリフェラル端子 PB12 (General)
26	PB13	I/O	マルチプレクスI/O・ペリフェラル端子 PB13 (General)
27	PB14	I/O	マルチプレクスI/O・ペリフェラル端子 PB14 (General)
28	PB15	I/O	マルチプレクスI/O・ペリフェラル端子 PB15 (General)
29	PA8	I/O	マルチプレクスI/O・ペリフェラル端子 PA8 (General)
30	PA9	I/O	マルチプレクスI/O・ペリフェラル端子 PA9 (General)
31	PA10	I/O	マルチプレクスI/O・ペリフェラル端子 PA10 (General)
32	PA11	I/O	マルチプレクスI/O・ペリフェラル端子 PA11 (General)
33	PA12	I/O	マルチプレクスI/O・ペリフェラル端子 PA12 (General)
34	PA13	I/O	マルチプレクスI/O・ペリフェラル端子 PA13 (General)
35	VSS	GND	グラウンド基準端子 (VSS)
36	VDD	Power	電源供給入力 (VDD — 3.3V / 5.0V Standard Logic)
37	PA14	I/O	マルチプレクスI/O・ペリフェラル端子 PA14 (General)
38	PA15	I/O	マルチプレクスI/O・ペリフェラル端子 PA15 (General)
39	PB3	I/O	マルチプレクスI/O・ペリフェラル端子 PB3 (General)
40	PB4	I/O	マルチプレクスI/O・ペリフェラル端子 PB4 (General)
41	PB5	I/O	マルチプレクスI/O・ペリフェラル端子 PB5 (General)
42	PB6	I/O	マルチプレクスI/O・ペリフェラル端子 PB6 (General)
43	PB7	I/O	マルチプレクスI/O・ペリフェラル端子 PB7 (General)
44	BOOT0	I	入力専用端子 BOOT0 (General)
45	PB8	I/O	マルチプレクスI/O・ペリフェラル端子 PB8 (General)
46	VCAP	I/O	マルチプレクスI/O・ペリフェラル端子 VCAP (General)
47	VSS	GND	グラウンド基準端子 (VSS)
48	VDD	Power	電源供給入力 (VDD — 3.3V / 5.0V Standard Logic)
49	EP	GND	露出サーマルパッド・グラウンド (EP)

機械寸法 & ランドパターン (QFN-48_L7.0-W7.0-P0.50-TL-EP5.6)

データシートから抽出・IPC-7351B 準拠標準化

パッケージ外形 (D × E)Nominal

7.00 × 7.00 mm

全高 (A) & ピッチ (e)IPC-7351B

A=0.85mm · e=0.50mm

パッド寸法 (W × L)Level B

0.28 × 0.85 mm

ピン数 / 総パッド数Topology

49P / 49Pad (QUAD_ROW)

推奨周辺部品 (BOM) & ピン互換代替品 (Drop-in)

標準アプリケーション回路の受動部品および 1:1 ピン互換代替型番

DFM READY

部品記号 / 代替型番	定数 / パッケージ	役割 & PCB レイアウトルール
N/A BOM	応用回路に準拠 QFN-48_L7.0-W7.0-P0.50-TL-EP5.6	定格負荷電流に応じた配線幅を確保し、IPC-2221 の絶縁沿面距離規格に準拠してください。

技術的なよくある質問 (FAQ) — C23172780 (QFN-48_L7.0-W7.0-P0.50-TL-EP5.6)

ピン配置、IPC-7351B ランドパターン寸法、CAD 出力フォーマットに関する回答

IPC-7351B / IEEE-315

C23172780 (QFN-48_L7.0-W7.0-P0.50-TL-EP5.6) のピン配置 (Pinout) および電源電圧仕様は？

STMicroelectronics 製 C23172780 (QFN-48_L7.0-W7.0-P0.50-TL-EP5.6 パッケージ) は全 49 ピン構成で、ピンピッチは 0.50 mm です。主なピン：1 (VBAT: 電源供給入力 (VBAT — 3.3V / 5.0V Standard Logic)), 2 (PC13: マルチプレクスI/O・ペリフェラル端子 PC13 (General)), 3 (PC14-OSC32_IN: マルチプレクスI/O・ペリフェラル端子 PC14-OSC32_IN (RTC/CLK)), 4 (PC15-OSC32_OUT: マルチプレクスI/O・ペリフェラル端子 PC15-OSC32_OUT (RTC/CLK)), 5 (PH0-OSC_IN: マルチプレクスI/O・ペリフェラル端子 PH0-OSC_IN (RTC/CLK)), 6 (PH1-OSC_OUT: マルチプレクスI/O・ペリフェラル端子 PH1-OSC_OUT (RTC/CLK))。

C23172780 の IPC-7351B 準拠 PCB フットプリント寸法は？

データシート外形図および IPC-7351B Level B (標準密度) に基づき、C23172780 (QFN-48_L7.0-W7.0-P0.50-TL-EP5.6) の本体外形は 7.00 × 7.00 mm、ピッチ e = 0.50 mm、合計 49 パッドで構成されています（中央放熱パッド EPAD 5.60 × 5.60 mm、IPC-7525 60% 開口ペーストマスク付き）。

C23172780 の KiCad (.kicad_mod, .kicad_sym)、Fusion 360 (.lbr)、3D STEP モデルはどこでダウンロードできますか？

このページから CERN-OHL-P-2.0 ライセンスの下で検証済みの C23172780 (STMicroelectronics, QFN-48_L7.0-W7.0-P0.50-TL-EP5.6) CAD ライブラリパッケージ（KiCad 8、Autodesk Fusion 360 / Eagle .lbr、3D STEP AP214 & WebGL GLB）を無料で直接ダウンロードできます。

静的リファレンス付録：ピン配置表 (49 ピン) & STM32H533 シリーズバリエーション静的テーブルを開く

ピン番号 (Pin #)	信号名 (Signal Name)	電気種別 (Type)	機能説明 & 回路設計上の注意
1	VBAT	Power_In	3.3V / 5.0V Standard Logic 電源ドメインで動作する正電源入力端子 (VBAT、最大定格: 5.5V) です。
2	PC13	Digital_IO	信号端子 PC13（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: PC13。対応バス/インターフェース: General。
3	PC14-OSC32_IN	Digital_IO	信号端子 PC14-OSC32_IN（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: PC14-OSC32_IN。対応バス/インターフェース: RTC/CLK。
4	PC15-OSC32_OUT	Digital_IO	信号端子 PC15-OSC32_OUT（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: PC15-OSC32_OUT。対応バス/インターフェース: RTC/CLK。
5	PH0-OSC_IN	Digital_IO	信号端子 PH0-OSC_IN（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: PH0-OSC_IN。対応バス/インターフェース: RTC/CLK。
6	PH1-OSC_OUT	Digital_IO	信号端子 PH1-OSC_OUT（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: PH1-OSC_OUT。対応バス/インターフェース: RTC/CLK。
7	NRST	Digital_IO	ローアクティブ・ハードウェアリセット端子 (NRST)：Lowに引くことでコアと全ペリフェラルを初期化します。
8	VSSA	GND	内部ロジック、I/Oドライバ、アナログ回路の共通帰路となる0Vグラウンド端子 (VSSA) です。
9	VDDA	Power_In	3.3V / 5.0V Standard Logic 電源ドメインで動作する正電源入力端子 (VDDA、最大定格: 5.5V) です。
10	PA0	Digital_IO	信号端子 PA0（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: PA0。対応バス/インターフェース: General。
11	PA1	Digital_IO	信号端子 PA1（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: PA1。対応バス/インターフェース: General。
12	PA2	Digital_IO	信号端子 PA2（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: PA2。対応バス/インターフェース: General。
13	PA3	Digital_IO	信号端子 PA3（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: PA3。対応バス/インターフェース: General。
14	PA4	Digital_IO	信号端子 PA4（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: PA4。対応バス/インターフェース: General。
15	PA5	Digital_IO	信号端子 PA5（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: PA5。対応バス/インターフェース: General。
16	PA6	Digital_IO	信号端子 PA6（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: PA6。対応バス/インターフェース: General。
17	PA7	Digital_IO	信号端子 PA7（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: PA7。対応バス/インターフェース: General。
18	PB0	Digital_IO	信号端子 PB0（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: PB0。対応バス/インターフェース: General。
19	PB1	Digital_IO	信号端子 PB1（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: PB1。対応バス/インターフェース: General。
20	PB2	Digital_IO	信号端子 PB2（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: PB2。対応バス/インターフェース: General。
21	PB10	Digital_IO	信号端子 PB10（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: PB10。対応バス/インターフェース: General。
22	VCAP	Digital_IO	信号端子 VCAP（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: VCAP。対応バス/インターフェース: General。
23	VSS	GND	内部ロジック、I/Oドライバ、アナログ回路の共通帰路となる0Vグラウンド端子 (VSS) です。
24	VDD	Power_In	3.3V / 5.0V Standard Logic 電源ドメインで動作する正電源入力端子 (VDD、最大定格: 5.5V) です。
25	PB12	Digital_IO	信号端子 PB12（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: PB12。対応バス/インターフェース: General。
26	PB13	Digital_IO	信号端子 PB13（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: PB13。対応バス/インターフェース: General。
27	PB14	Digital_IO	信号端子 PB14（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: PB14。対応バス/インターフェース: General。
28	PB15	Digital_IO	信号端子 PB15（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: PB15。対応バス/インターフェース: General。
29	PA8	Digital_IO	信号端子 PA8（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: PA8。対応バス/インターフェース: General。
30	PA9	Digital_IO	信号端子 PA9（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: PA9。対応バス/インターフェース: General。
31	PA10	Digital_IO	信号端子 PA10（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: PA10。対応バス/インターフェース: General。
32	PA11	Digital_IO	信号端子 PA11（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: PA11。対応バス/インターフェース: General。
33	PA12	Digital_IO	信号端子 PA12（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: PA12。対応バス/インターフェース: General。
34	PA13	Digital_IO	信号端子 PA13（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: PA13。対応バス/インターフェース: General。
35	VSS	GND	内部ロジック、I/Oドライバ、アナログ回路の共通帰路となる0Vグラウンド端子 (VSS) です。
36	VDD	Power_In	3.3V / 5.0V Standard Logic 電源ドメインで動作する正電源入力端子 (VDD、最大定格: 5.5V) です。
37	PA14	Digital_IO	信号端子 PA14（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: PA14。対応バス/インターフェース: General。
38	PA15	Digital_IO	信号端子 PA15（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: PA15。対応バス/インターフェース: General。
39	PB3	Digital_IO	信号端子 PB3（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: PB3。対応バス/インターフェース: General。
40	PB4	Digital_IO	信号端子 PB4（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: PB4。対応バス/インターフェース: General。
41	PB5	Digital_IO	信号端子 PB5（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: PB5。対応バス/インターフェース: General。
42	PB6	Digital_IO	信号端子 PB6（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: PB6。対応バス/インターフェース: General。
43	PB7	Digital_IO	信号端子 PB7（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: PB7。対応バス/インターフェース: General。
44	BOOT0	Digital_IO	信号端子 BOOT0（方向: I、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: BOOT0。対応バス/インターフェース: General。
45	PB8	Digital_IO	信号端子 PB8（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: PB8。対応バス/インターフェース: General。
46	VCAP	Digital_IO	信号端子 VCAP（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: VCAP。対応バス/インターフェース: General。
47	VSS	GND	内部ロジック、I/Oドライバ、アナログ回路の共通帰路となる0Vグラウンド端子 (VSS) です。
48	VDD	Power_In	3.3V / 5.0V Standard Logic 電源ドメインで動作する正電源入力端子 (VDD、最大定格: 5.5V) です。
49	EP	GND	パッケージ底面の露出放熱パッド (EP)。基板への主要な放熱経路および低インダクタンスの0Vグラウンド帰路として機能します。

4D Studio: C23172780 Permalink: /part/C23172780 STMicroelectronics QFN-48_L7.0-W7.0-P0.50-TL-EP5.6 すべてのパッケージすべてのメーカー

C23172780

同期ピン配置 (Symbol / 2D / 3D) (49/49)

データシートPDF直接表示 & 技術図面ギャラリー (6 標準図面)

電気仕様 & 部品詳細スペック (C23172780)

5点工業規格検証

実機検証 & コミュニティ技術レビュー