ChipDocs.org
⌘K
2284 BAUTEILEPDF hochladen
C19397197 (UFQFPN-48_L7.0-W7.0-P0.50-BL-EP5.6) — Symbol, Footprint IPC-7351B & 3D STEP Model

C19397197

SemiconductorUFQFPN-48_L7.0-W7.0-P0.50-BL-EP5.6 · 49 Pins · Pitch 0.50mmIPC-7351B Verified5.0 (0)
SYNCHRONISIERTER 4D-CROSS-PROBE-MODUSKlicken oder berühren Sie einen Pin, um ihn zeitgleich in Symbol, Footprint und 3D hervorzuheben
1. SCHALTPLANSYMBOL
U1 · C19397197 (UFQFPN-48_L7.0-W7.0-P0.50-BL-EP5.6)1VDD_24MHZ2VDD_VCO3RF_P4RF_N5VDD_RF6RF_TX_ALT_P7RF_TX_ALT_N8VDD_IF9BIAS_R10VDD_PADSA11PC5/TX_ACTIV12nRESET13IO1514IO1615VREG_OUT16VDD_PADS17VDD_CORE18PA7/TIM1_CH419IO2020IO921PA0/TIM2_CH122IO1123VDD_PADS24IO1325IO1449GND48OSC_OUT47OSC_IN46VDD_SYNTH45VDD_PRE44VDD_CORE43IO4342PB6/ADC1/IRQ41PB7/ADC2/IRQ40IO4039VDD_MEM38IO3837VDD_PADS36IO3635PC4/JTMS/SWD34PC3/JTDI33PC2/JTDO/SWO32SWCLK/JTCK31IO3130IO3029PA6/TIM1_CH328VDD_PADS27IO4726IO21Grid Pitch = 2.54mm (IEEE-315)-15.2-10.2-5.105.110.215.238.133.027.922.917.812.77.62.5-2.5-7.6-12.7-17.8-22.9-27.9-33.0-38.1mm
2. 2D-FOOTPRINT
12345678910111213141516171819202122232425262728293031323334353637383940414243444546474849E=7.00mm · Pitch e=0.50mmD=7.00mm-6-5-4-3-2-101234566543210-1-2-3-4-5-6mm
3. 3D-MODELL
Gehäusekörper: 7.00mm × 7.00mm · Raster: 0.50mm · Linealschritt: 1.00mmSynchronisiert <100ms

Synchronisierte Pinbelegung (Symbol / 2D / 3D) (49/49)

Klicken oder berühren Sie einen Pin, um ihn zeitgleich in Symbol, Footprint und 3D hervorzuheben
PinSymbolTypFunktionsbeschreibung (DE)
1VDD_24MHZPowerVersorgungsspannungseingang (VDD_24MHZ — 3.3V / 5.0V Standard Logic)
2VDD_VCOPowerVersorgungsspannungseingang (VDD_VCO — 3.3V / 5.0V Standard Logic)
3RF_PI/OMultiplex-I/O- & Peripherie-Pin RF_P (General)
4RF_NI/OMultiplex-I/O- & Peripherie-Pin RF_N (General)
5VDD_RFPowerVersorgungsspannungseingang (VDD_RF — 3.3V / 5.0V Standard Logic)
6RF_TX_ALT_PI/OMultiplex-I/O- & Peripherie-Pin RF_TX_ALT_P (General)
7RF_TX_ALT_NI/OMultiplex-I/O- & Peripherie-Pin RF_TX_ALT_N (General)
8VDD_IFPowerVersorgungsspannungseingang (VDD_IF — 3.3V / 5.0V Standard Logic)
9BIAS_RI/OMultiplex-I/O- & Peripherie-Pin BIAS_R (General)
10VDD_PADSAPowerVersorgungsspannungseingang (VDD_PADSA — 3.3V / 5.0V Standard Logic)
11PC5/TX_ACTIVEI/OMultiplex-I/O- & Peripherie-Pin PC5/TX_ACTIVE (General)
12nRESETISystemfreigabe & Hardware-Reset (nRESET)
13IO15I/OGPIO15 / RTC_GPIO15 / U0RTS / ADC2_CH4 / XTAL_32K_P
14IO16I/OGPIO16 / RTC_GPIO16 / U0CTS / ADC2_CH5 / XTAL_32K_N
15VREG_OUTPowerVersorgungsspannungseingang (VREG_OUT — 3.3V / 5.0V Standard Logic)
16VDD_PADSPowerVersorgungsspannungseingang (VDD_PADS — 3.3V / 5.0V Standard Logic)
17VDD_COREPowerVersorgungsspannungseingang (VDD_CORE — 3.3V / 5.0V Standard Logic)
18PA7/TIM1_CH4/REG_ENI/OMultiplex-I/O- & Peripherie-Pin PA7/TIM1_CH4/REG_EN (PWM)
19IO20I/OGPIO20 / RTC_GPIO20 / USB_D+ / U1CTS / ADC2_CH9
20IO9I/OGPIO9 / RTC_GPIO9 / TOUCH9 / ADC1_CH8 / FSPIHD
21PA0/TIM2_CH1/SC2MOSII/OMultiplex-I/O- & Peripherie-Pin PA0/TIM2_CH1/SC2MOSI (PWM)
22IO11I/OGPIO11 / RTC_GPIO11 / TOUCH11 / ADC2_CH0 / FSPID
23VDD_PADSPowerVersorgungsspannungseingang (VDD_PADS — 3.3V / 5.0V Standard Logic)
24IO13I/OGPIO13 / RTC_GPIO13 / TOUCH13 / ADC2_CH2 / FSPIQ
25IO14I/OGPIO14 / RTC_GPIO14 / TOUCH14 / ADC2_CH3 / FSPIWP
26IO21I/OGPIO21 / RTC_GPIO21
27IO47I/OGPIO47 / SPICLK_P_DIFF / SUBSPICLK_P_DIFF
28VDD_PADSPowerVersorgungsspannungseingang (VDD_PADS — 3.3V / 5.0V Standard Logic)
29PA6/TIM1_CH3I/OMultiplex-I/O- & Peripherie-Pin PA6/TIM1_CH3 (PWM)
30IO30I/OGeneral Purpose Digital I/O Pin IO30
31IO31I/OGeneral Purpose Digital I/O Pin IO31
32SWCLK/JTCKI/OMultiplex-I/O- & Peripherie-Pin SWCLK/JTCK (SWD/JTAG)
33PC2/JTDO/SWOI/OMultiplex-I/O- & Peripherie-Pin PC2/JTDO/SWO (SWD/JTAG)
34PC3/JTDII/OMultiplex-I/O- & Peripherie-Pin PC3/JTDI (SWD/JTAG)
35PC4/JTMS/SWDIOI/OMultiplex-I/O- & Peripherie-Pin PC4/JTMS/SWDIO (SWD/JTAG)
36IO36I/OGeneral Purpose Digital I/O Pin IO36
37VDD_PADSPowerVersorgungsspannungseingang (VDD_PADS — 3.3V / 5.0V Standard Logic)
38IO38I/OGeneral Purpose Digital I/O Pin IO38
39VDD_MEMPowerVersorgungsspannungseingang (VDD_MEM — 3.3V / 5.0V Standard Logic)
40IO40I/OGeneral Purpose Digital I/O Pin IO40
41PB7/ADC2/IRQC/TIM1_CH2I/OMultiplex-I/O- & Peripherie-Pin PB7/ADC2/IRQC/TIM1_CH2 (ADC, PWM)
42PB6/ADC1/IRQB/TIM1_CH1I/OMultiplex-I/O- & Peripherie-Pin PB6/ADC1/IRQB/TIM1_CH1 (ADC, PWM)
43IO43I/OGeneral Purpose Digital I/O Pin IO43
44VDD_COREPowerVersorgungsspannungseingang (VDD_CORE — 3.3V / 5.0V Standard Logic)
45VDD_PREPowerVersorgungsspannungseingang (VDD_PRE — 3.3V / 5.0V Standard Logic)
46VDD_SYNTHPowerVersorgungsspannungseingang (VDD_SYNTH — 3.3V / 5.0V Standard Logic)
47OSC_INI/OMultiplex-I/O- & Peripherie-Pin OSC_IN (RTC/CLK)
48OSC_OUTI/OMultiplex-I/O- & Peripherie-Pin OSC_OUT (RTC/CLK)
49GNDGNDFreiliegendes Thermal- & Masse-Pad (GND)
PIN 1 VDD_24MHZ
Power
Versorgungsspannungseingang (VDD_24MHZ — 3.3V / 5.0V Standard Logic)
Designhinweis: Primary positive power supply input (VDD_24MHZ) operating in the 3.3V / 5.0V Standard Logic domain (Max rating: 5.5V).
IPC-7351B Lötdichte & Spannweite C/G/Z Konfigurator

Live-PDF-Datenblatt-Viewer & Technische Zeichnungen (6 Standardzeichnungen)

Original-Datenblatt direkt im Browser lesen oder Zeichnungen im Vollbildmodus vergrößern
PDF in neuem Fenster öffnen ↗PDF-Datenblatt lesen (.pdf)
PDF VIEWEROffizielles Datenblatt: C19397197 (Semiconductor · UFQFPN-48_L7.0-W7.0-P0.50-BL-EP5.6)
Im eingebetteten PDF-Viewer unten scrollen, suchen (Strg+F) oder vergrößern
1. Reales 3D-GehäusemodellREPRESENTATIVE
C19397197 (UFQFPN-48_L7.0-W7.0-P0.50-BL-EP5.6) - 1. Reales 3D-Gehäusemodell
Detaillierter 3D-VolumenkörperVergrößern ›
2. Standard-Pinbelegung (Draufsicht)CLEANROOM PINOUT
C19397197 (UFQFPN-48_L7.0-W7.0-P0.50-BL-EP5.6) - 2. Standard-Pinbelegung (Draufsicht)
Konforme Pinanordnung (49 Pins)Vergrößern ›
3. Original-Datenblatt-PinoutPDF PINOUT
C19397197 (UFQFPN-48_L7.0-W7.0-P0.50-BL-EP5.6) - 3. Original-Datenblatt-Pinout
Unbeschnittenes DatenblattdiagrammVergrößern ›
4. Gehäuseabmessungen (D×E×A)PACKAGE DIMENSIONS
C19397197 (UFQFPN-48_L7.0-W7.0-P0.50-BL-EP5.6) - 4. Gehäuseabmessungen (D×E×A)
UFQFPN-48_L7.0-W7.0-P0.50-BL-EP5.6 · 7.00×7.00mm · Raster 0.50mmVergrößern ›
5. Empfohlener PCB-FootprintLAND PATTERN
C19397197 (UFQFPN-48_L7.0-W7.0-P0.50-BL-EP5.6) - 5. Empfohlener PCB-Footprint
IPC-7351B Land Pattern (49 Pads)Vergrößern ›
6. Typische ApplikationsschaltungSCHEMATIC
C19397197 (UFQFPN-48_L7.0-W7.0-P0.50-BL-EP5.6) - 6. Typische Applikationsschaltung
Typical Application SchematicVergrößern ›

Elektrische Spezifikationen & Bauteildetails (C19397197)

Automatisch aus dem Datenblatt extrahierte Funktionsbeschreibung, Abmessungen, Betriebsspannungsbereich und Schnittstellen (DE)
Standard-Elektronik- & Steckverbinderbauteil
Detaillierte Übersicht:C19397197 (UFQFPN-48_L7.0-W7.0-P0.50-BL-EP5.6) ist ein 48-poliges Standard-Elektronik- & Steckverbinderbauteil mit den Gehäuseabmessungen 7.00 × 7.00 × 0.60 mm (Pin-Raster e = 0.50 mm). Ausgelegt für 1.8V ~ 5.5V (Theo Datasheet) Versorgungsspannung, -40°C ~ +85°C (Industrial Grade) Temperaturbereich und ADC, PWM, RTC/CLK, SWD/JTAG, UART Schnittstellen.
BetriebsversorgungsspannungV_CC / V_DD
1.8V ~ 5.5V (Theo Datasheet)
100nF + 10µF X7R Stützkondensatoren < 2mm am Versorgungspin platzieren
UmgebungstemperaturbereichT_A
-40°C ~ +85°C (Industrial Grade)
Industrieller Temperaturbereich; T_J(max) = +125°C
Takt- & Funkfrequenzf_CLK / f_RF
DC / Broadband Passive
Aus offiziellen PDF-Datenblatttabellen extrahiert
Strom- & LeistungsdatenI_OUT / I_CC
I_GPIO(max) = ±20 mA / pin | I_VDD(total) ≤ 150 mA
Maximal zulässigen Pin-Strom beachten
Gehäuseabmessungen (D × E × A)D × E × A
7.00 × 7.00 × 0.60 mm (A1=0.03 mm)
Gehäusefamilie: QFN (UFQFPN-48_L7.0-W7.0-P0.50-BL-EP5.6)
Pinanzahl & RastermaßN / e
48 Pins | Pitch e = 0.50 mm (19.7 mil)
Nach IPC-7351B Mittenabstand C normalisiert
Integrierte BusschnittstellenBuses
ADC, PWM, RTC/CLK, SWD/JTAG, UART
4-Wege-Synchronisation (Symbol ↔ Pinout ↔ 2D ↔ 3D)
Lötprofil & FeuchteempfindlichkeitIPC / MSL
IPC-7351B Level B | J-STD-020 (Peak 260°C) | MSL-3
60% Pastenmasken-Segmentierung auf dem Thermal-Pad
Technischer Sicherheitshinweis: Vor der SMT-Bestückung die Pin-1-Markierung auf dem Bestückungsdruck prüfen.
Technischer Sicherheitshinweis: Thermal-Pad über Ø0.3mm Thermodurchkontaktierungen niederimpedant an die GND-Lage anbinden.

5-Punkte-Industriestandardprüfung

Automatische Geometrie- und Regelprüfung vor dem Dateiexport
5/5 BESTANDEN
IEEE-315 Symbol49 Pins automatisch nach Bussen gruppiert
OK
IPC-7351B Footprint49 Pads · Raster 0.50mm
OK
IPC-7525 60% LotpastenfensterEPAD 5.60×5.60mm Gitterteilung
OK
DFM-Fertigungsregeln (JLCPCB / PCBWay)Min. Pad-Abstand: 0.25mm
OK
3D STEP AP214 & GLBKoordinatenursprung deckungsgleich (0,0,0)
OK

Praxisverifikation & Ingenieurbewertungen

Automatisch aus dem Datenblatt extrahierte Funktionsbeschreibung, Abmessungen, Betriebsspannungsbereich und Schnittstellen
5.00 PCB Verified

Mechanische Abmessungen & Land Pattern (UFQFPN-48_L7.0-W7.0-P0.50-BL-EP5.6)

Aus dem Datenblatt extrahiert & nach IPC-7351B normiert
mm
Gehäusekörper (D × E)Nominal
7.00 × 7.00 mm
Höhe (A) & Raster (e)IPC-7351B
A=0.60mm · e=0.50mm
Pad-Abmessungen (W × L)Level B
0.28 × 0.85 mm
Pins / Gesamt-PadsTopology
49P / 49Pad (QUAD_ROW)

Empfohlene Peripherie-BOM & Pin-kompatible Ersatztypen (Drop-in)

Passive Begleitbauteile gemäß Referenzschaltung sowie 1:1 pin-kompatible Alternativen
DFM READY
Bauteilbezeichner / Ersatz-MPNWert / GehäuseFunktion & PCB-Layout-Regel
N/A
BOM
Gemäß Applikationsschaltung
UFQFPN-48_L7.0-W7.0-P0.50-BL-EP5.6
Leiterbahnbreiten für Nennstrom dimensionieren und IPC-2221 Isolationsabstände einhalten.

Häufig gestellte technische Fragen (FAQ) — C19397197 (UFQFPN-48_L7.0-W7.0-P0.50-BL-EP5.6)

Schnellantworten zu Pinbelegung, IPC-7351B Land-Pattern-Abmessungen und CAD-Exportformaten
IPC-7351B / IEEE-315

Wie lautet die Pinbelegung (Pinout) und Versorgungsspannung des C19397197 (UFQFPN-48_L7.0-W7.0-P0.50-BL-EP5.6)?

Das Bauteil C19397197 von ST im UFQFPN-48_L7.0-W7.0-P0.50-BL-EP5.6-Gehäuse besitzt 49 Pins mit einem Rastermaß (Pitch) von 0.50 mm. Wichtige Pins: 1 (VDD_24MHZ: Versorgungsspannungseingang (VDD_24MHZ — 3.3V / 5.0V Standard Logic)), 2 (VDD_VCO: Versorgungsspannungseingang (VDD_VCO — 3.3V / 5.0V Standard Logic)), 3 (RF_P: Multiplex-I/O- & Peripherie-Pin RF_P (General)), 4 (RF_N: Multiplex-I/O- & Peripherie-Pin RF_N (General)), 5 (VDD_RF: Versorgungsspannungseingang (VDD_RF — 3.3V / 5.0V Standard Logic)), 6 (RF_TX_ALT_P: Multiplex-I/O- & Peripherie-Pin RF_TX_ALT_P (General)).

Welche IPC-7351B Land-Pattern-Abmessungen hat der C19397197?

Gemäß Datenblatt und IPC-7351B (Density Level B Nominal) betragen die Gehäusemaße des C19397197 (UFQFPN-48_L7.0-W7.0-P0.50-BL-EP5.6) 7.00 × 7.00 mm bei einem Pitch e = 0.50 mm und 49 Kupfer-Pads sowie einem zentralen Thermal Pad (EPAD) von 5.60 × 5.60 mm mit 60% Pastenfenster nach IPC-7525.

Wo können KiCad (.kicad_mod, .kicad_sym), Fusion 360 (.lbr) und 3D-STEP-Modelle für C19397197 heruntergeladen werden?

Auf dieser Seite können Sie das vollständig verifizierte CAD-Bibliothekspaket für C19397197 (ST, UFQFPN-48_L7.0-W7.0-P0.50-BL-EP5.6) unter der Open-Hardware-Lizenz CERN-OHL-P-2.0 kostenlos herunterladen: KiCad 8 Footprint (.kicad_mod), Schaltplansymbol (.kicad_sym), Fusion 360 / Eagle (.lbr) und 3D STEP AP214 / WebGL GLB.

Statischer Referenzanhang: Pinbelegungstabelle (49 Pins) & STM32W108 VariantenStatische Tabelle aufklappen
Pin-Nr.SignalnameElektrischer TypFunktionsbeschreibung & Schaltungshinweise
1VDD_24MHZPower_InPositiver Versorgungseingang (VDD_24MHZ) im Spannungsbereich 3.3V / 5.0V Standard Logic (Max. 5.5V).
2VDD_VCOPower_InPositiver Versorgungseingang (VDD_VCO) im Spannungsbereich 3.3V / 5.0V Standard Logic (Max. 5.5V).
3RF_PDigital_IOSignalanschluss RF_P (Richtung: I/O, Spannungsbereich: 3.3V / 5.0V Standard Logic). Alternative Multiplex-Funktionen: RF_P. Unterstützte Bus-Schnittstellen: General.
4RF_NDigital_IOSignalanschluss RF_N (Richtung: I/O, Spannungsbereich: 3.3V / 5.0V Standard Logic). Alternative Multiplex-Funktionen: RF_N. Unterstützte Bus-Schnittstellen: General.
5VDD_RFPower_InPositiver Versorgungseingang (VDD_RF) im Spannungsbereich 3.3V / 5.0V Standard Logic (Max. 5.5V).
6RF_TX_ALT_PDigital_IOSignalanschluss RF_TX_ALT_P (Richtung: I/O, Spannungsbereich: 3.3V / 5.0V Standard Logic). Alternative Multiplex-Funktionen: RF_TX_ALT_P. Unterstützte Bus-Schnittstellen: General.
7RF_TX_ALT_NDigital_IOSignalanschluss RF_TX_ALT_N (Richtung: I/O, Spannungsbereich: 3.3V / 5.0V Standard Logic). Alternative Multiplex-Funktionen: RF_TX_ALT_N. Unterstützte Bus-Schnittstellen: General.
8VDD_IFPower_InPositiver Versorgungseingang (VDD_IF) im Spannungsbereich 3.3V / 5.0V Standard Logic (Max. 5.5V).
9BIAS_RDigital_IOSignalanschluss BIAS_R (Richtung: I/O, Spannungsbereich: 3.3V / 5.0V Standard Logic). Alternative Multiplex-Funktionen: BIAS_R. Unterstützte Bus-Schnittstellen: General.
10VDD_PADSAPower_InPositiver Versorgungseingang (VDD_PADSA) im Spannungsbereich 3.3V / 5.0V Standard Logic (Max. 5.5V).
11PC5/TX_ACTIVEDigital_IOSignalanschluss PC5/TX_ACTIVE (Richtung: I/O, Spannungsbereich: 3.3V / 5.0V Standard Logic). Alternative Multiplex-Funktionen: PC5/TX_ACTIVE. Unterstützte Bus-Schnittstellen: General.
12nRESETDigital_IOAktiv-niedriger Hardware-Reset-Anschluss (nRESET): Low-Pegel setzt Prozessorkern und Peripherie zurück.
13IO15Digital_IOGPIO15 / RTC_GPIO15 / U0RTS / ADC2_CH4 / XTAL_32K_P
14IO16Digital_IOGPIO16 / RTC_GPIO16 / U0CTS / ADC2_CH5 / XTAL_32K_N
15VREG_OUTPower_InPositiver Versorgungseingang (VREG_OUT) im Spannungsbereich 3.3V / 5.0V Standard Logic (Max. 5.5V).
16VDD_PADSPower_InPositiver Versorgungseingang (VDD_PADS) im Spannungsbereich 3.3V / 5.0V Standard Logic (Max. 5.5V).
17VDD_COREPower_InPositiver Versorgungseingang (VDD_CORE) im Spannungsbereich 3.3V / 5.0V Standard Logic (Max. 5.5V).
18PA7/TIM1_CH4/REG_ENDigital_IOSignalanschluss PA7/TIM1_CH4/REG_EN (Richtung: I/O, Spannungsbereich: 3.3V / 5.0V Standard Logic). Alternative Multiplex-Funktionen: PA7/TIM1_CH4/REG_EN. Unterstützte Bus-Schnittstellen: PWM.
19IO20Digital_IOGPIO20 / RTC_GPIO20 / USB_D+ / U1CTS / ADC2_CH9
20IO9Digital_IOGPIO9 / RTC_GPIO9 / TOUCH9 / ADC1_CH8 / FSPIHD
21PA0/TIM2_CH1/SC2MOSIDigital_IOSignalanschluss PA0/TIM2_CH1/SC2MOSI (Richtung: I/O, Spannungsbereich: 3.3V / 5.0V Standard Logic). Alternative Multiplex-Funktionen: PA0/TIM2_CH1/SC2MOSI. Unterstützte Bus-Schnittstellen: PWM.
22IO11Digital_IOGPIO11 / RTC_GPIO11 / TOUCH11 / ADC2_CH0 / FSPID
23VDD_PADSPower_InPositiver Versorgungseingang (VDD_PADS) im Spannungsbereich 3.3V / 5.0V Standard Logic (Max. 5.5V).
24IO13Digital_IOGPIO13 / RTC_GPIO13 / TOUCH13 / ADC2_CH2 / FSPIQ
25IO14Digital_IOGPIO14 / RTC_GPIO14 / TOUCH14 / ADC2_CH3 / FSPIWP
26IO21Digital_IOGPIO21 / RTC_GPIO21
27IO47Digital_IOGPIO47 / SPICLK_P_DIFF / SUBSPICLK_P_DIFF
28VDD_PADSPower_InPositiver Versorgungseingang (VDD_PADS) im Spannungsbereich 3.3V / 5.0V Standard Logic (Max. 5.5V).
29PA6/TIM1_CH3Digital_IOSignalanschluss PA6/TIM1_CH3 (Richtung: I/O, Spannungsbereich: 3.3V / 5.0V Standard Logic). Alternative Multiplex-Funktionen: PA6/TIM1_CH3. Unterstützte Bus-Schnittstellen: PWM.
30IO30Digital_IOGeneral Purpose Digital I/O Pin IO30
31IO31Digital_IOGeneral Purpose Digital I/O Pin IO31
32SWCLK/JTCKDigital_IOSignalanschluss SWCLK/JTCK (Richtung: I/O, Spannungsbereich: 3.3V / 5.0V Standard Logic). Alternative Multiplex-Funktionen: SWCLK/JTCK. Unterstützte Bus-Schnittstellen: SWD/JTAG.
33PC2/JTDO/SWODigital_IOSignalanschluss PC2/JTDO/SWO (Richtung: I/O, Spannungsbereich: 3.3V / 5.0V Standard Logic). Alternative Multiplex-Funktionen: PC2/JTDO/SWO. Unterstützte Bus-Schnittstellen: SWD/JTAG.
34PC3/JTDIDigital_IOSignalanschluss PC3/JTDI (Richtung: I/O, Spannungsbereich: 3.3V / 5.0V Standard Logic). Alternative Multiplex-Funktionen: PC3/JTDI. Unterstützte Bus-Schnittstellen: SWD/JTAG.
35PC4/JTMS/SWDIODigital_IOSignalanschluss PC4/JTMS/SWDIO (Richtung: I/O, Spannungsbereich: 3.3V / 5.0V Standard Logic). Alternative Multiplex-Funktionen: PC4/JTMS/SWDIO. Unterstützte Bus-Schnittstellen: SWD/JTAG.
36IO36Digital_IOGeneral Purpose Digital I/O Pin IO36
37VDD_PADSPower_InPositiver Versorgungseingang (VDD_PADS) im Spannungsbereich 3.3V / 5.0V Standard Logic (Max. 5.5V).
38IO38Digital_IOGeneral Purpose Digital I/O Pin IO38
39VDD_MEMPower_InPositiver Versorgungseingang (VDD_MEM) im Spannungsbereich 3.3V / 5.0V Standard Logic (Max. 5.5V).
40IO40Digital_IOGeneral Purpose Digital I/O Pin IO40
41PB7/ADC2/IRQC/TIM1_CH2Digital_IOSignalanschluss PB7/ADC2/IRQC/TIM1_CH2 (Richtung: I/O, Spannungsbereich: 3.3V / 5.0V Standard Logic). Alternative Multiplex-Funktionen: PB7/ADC2/IRQC/TIM1_CH2. Unterstützte Bus-Schnittstellen: ADC, PWM.
42PB6/ADC1/IRQB/TIM1_CH1Digital_IOSignalanschluss PB6/ADC1/IRQB/TIM1_CH1 (Richtung: I/O, Spannungsbereich: 3.3V / 5.0V Standard Logic). Alternative Multiplex-Funktionen: PB6/ADC1/IRQB/TIM1_CH1. Unterstützte Bus-Schnittstellen: ADC, PWM.
43IO43Digital_IOGeneral Purpose Digital I/O Pin IO43
44VDD_COREPower_InPositiver Versorgungseingang (VDD_CORE) im Spannungsbereich 3.3V / 5.0V Standard Logic (Max. 5.5V).
45VDD_PREPower_InPositiver Versorgungseingang (VDD_PRE) im Spannungsbereich 3.3V / 5.0V Standard Logic (Max. 5.5V).
46VDD_SYNTHPower_InPositiver Versorgungseingang (VDD_SYNTH) im Spannungsbereich 3.3V / 5.0V Standard Logic (Max. 5.5V).
47OSC_INDigital_IOSignalanschluss OSC_IN (Richtung: I/O, Spannungsbereich: 3.3V / 5.0V Standard Logic). Alternative Multiplex-Funktionen: OSC_IN. Unterstützte Bus-Schnittstellen: RTC/CLK.
48OSC_OUTDigital_IOSignalanschluss OSC_OUT (Richtung: I/O, Spannungsbereich: 3.3V / 5.0V Standard Logic). Alternative Multiplex-Funktionen: OSC_OUT. Unterstützte Bus-Schnittstellen: RTC/CLK.
49GNDGNDFreiliegendes Boden-Wärmeleitpad (GND) zur primären Wärmeableitung in die Leiterplatte sowie als niederinduktiver 0V-Masserückleiter.
EntdeckenBauteileGehäuseHerstellerUpload