C1340622 (TFBGA-100_L9.0-W9.0-R10-C10-P0.80-TL_MICROCHIP_ATSAM3S1CB) — Symbol, Footprint IPC-7351B & 3D STEP Model

C1340622

SemiconductorTFBGA-100_L9.0-W9.0-R10-C10-P0.80-TL_MICROCHIP_ATSAM3S1CB · 100 ピン · Pitch 0.80mmIPC-7351B Verified5.0 (0)
4D 同期クロスプローブモード (CROSS-PROBE)ピンをクリックまたはホバーすると、シンボル、フットプリント、3Dモデル上で同時に強調表示されます
1. シンボル
U1 · C1340622 (TFBGA-100_L9.0-W9.0-R10-C10-P0.80-TL_MICROCHIP_ATSAM3S1CB)A1PB1/AD5A2PC29A3VDDIOA4PB9/PGMCK/XIA5PB8/XOUTA6PB13/DAC0A7DDP/PB11A8DDM/PB10A9TMS/SWDIO/PBA10JTAGSELB1PC30B2ADVREFB3GNDANAB4PB14/DAC1B5PC21B6PC20B7PA31B8PC19B9PC18B10TDO/TRACESWOC1PB2/AD6C2PB2/AD6C3PC25C4PC23C5ERASE/PB12C6TCK/SWCLK/PBC7PC16C8PA1/PGMEN1C9PC17C10PA0/PGMEN0D1PB3/AD7D2PB0/AD4D3PC24D4PC22D5GNDD6GNDD7VDDCORED8PA2/PGMEN2D9PC11D10PC14E1PA17/PGMD5/AE2PC31E3VDDINE4GNDE5GNDE6NRSTE7PA29/AD13E8PA30/AD14E9PC10E10PA3K10PA7/XIN32/PGK9PA8/XOUT32/PK8PA9/PGMM1K7PC2K6PC3K5PC5K4PA20/PGMD8/AK3PC12/AD12K2PC13/AD10K1PA22/PGMD10/J10VDDIOJ9VDDCOREJ8GNDJ7PA10/PGMM2J6PA25/PGMD13J5PA24/PGMD12J4PC6J3PA16/PGMD4J2PC0J1PC15/AD11H10TDI/PB4H9PA6/PGMNOEH8PC1H7PA11/PGMM3H6PC4H5PA13/PGMD1H4PA14/PGMD2H3PC7H2PA23/PGMD11H1PA19/PGMD7/AG10PA5/PGMRDYG9PA4/PGMNCMDG8PC28G7PA12/PGMD0G6PA26/PGMD14G5VDDCOREG4VDDCOREG3PA15/PGMD3G2PC27G1PA21/PGMD9/AF10PC9F9TSTF8PA28F7PC8F6PA27/PGMD15F5VDDIOF4GNDF3VDDOUTF2PC26F1PA18/PGMD6/AGrid Pitch = 2.54mm (IEEE-315)-15.2-10.2-5.105.110.215.268.663.558.453.348.343.238.133.027.922.917.812.77.62.5-2.5-7.6-12.7-17.8-22.9-27.9-33.0-38.1-43.2-48.3-53.3-58.4-63.5-68.6mm
2. 2Dフットプリント
A1A2A3A4A5A6A7A8A9A10B1B2B3B4B5B6B7B8B9B10C1C2C3C4C5C6C7C8C9C10D1D2D3D4D5D6D7D8D9D10E1E2E3E4E5E6E7E8E9E10F1F2F3F4F5F6F7F8F9F10G1G2G3G4G5G6G7G8G9G10H1H2H3H4H5H6H7H8H9H10J1J2J3J4J5J6J7J8J9J10K1K2K3K4K5K6K7K8K9K10E=9.00mm · Pitch e=0.80mmD=9.00mm-7-5-3-113577531-1-3-5-7mm
3. 3Dモデル
パッケージ外形: 9.00mm × 9.00mm · ピッチ: 0.80mm · ルーラー目盛: 1.00mm同期完了 <100ms

同期ピン配置 (Symbol / 2D / 3D) (100/100)

ピンをクリックまたはホバーすると、シンボル、フットプリント、3Dモデル上で同時に強調表示されます
ピン記号種別機能説明 (JA)
A1PB1/AD5I/OマルチプレクスI/O・ペリフェラル端子 PB1/AD5 (General)
A2PC29I/OマルチプレクスI/O・ペリフェラル端子 PC29 (General)
A3VDDIOPower電源供給入力 (VDDIO — 3.3V / 5.0V Standard Logic)
A4PB9/PGMCK/XINI/OマルチプレクスI/O・ペリフェラル端子 PB9/PGMCK/XIN (RTC/CLK)
A5PB8/XOUTI/OマルチプレクスI/O・ペリフェラル端子 PB8/XOUT (RTC/CLK)
A6PB13/DAC0I/OマルチプレクスI/O・ペリフェラル端子 PB13/DAC0 (DAC)
A7DDP/PB11I/OマルチプレクスI/O・ペリフェラル端子 DDP/PB11 (General)
A8DDM/PB10I/OマルチプレクスI/O・ペリフェラル端子 DDM/PB10 (General)
A9TMS/SWDIO/PB6I/OマルチプレクスI/O・ペリフェラル端子 TMS/SWDIO/PB6 (SWD/JTAG)
A10JTAGSELI/OマルチプレクスI/O・ペリフェラル端子 JTAGSEL (SWD/JTAG)
B1PC30I/OマルチプレクスI/O・ペリフェラル端子 PC30 (General)
B2ADVREFI/OマルチプレクスI/O・ペリフェラル端子 ADVREF (General)
B3GNDANAGNDグラウンド基準端子 (GNDANA)
B4PB14/DAC1I/OマルチプレクスI/O・ペリフェラル端子 PB14/DAC1 (DAC)
B5PC21I/OマルチプレクスI/O・ペリフェラル端子 PC21 (General)
B6PC20I/OマルチプレクスI/O・ペリフェラル端子 PC20 (General)
B7PA31I/OマルチプレクスI/O・ペリフェラル端子 PA31 (General)
B8PC19I/OマルチプレクスI/O・ペリフェラル端子 PC19 (General)
B9PC18I/OマルチプレクスI/O・ペリフェラル端子 PC18 (General)
B10TDO/TRACESWO/PB5I/OマルチプレクスI/O・ペリフェラル端子 TDO/TRACESWO/PB5 (General)
C1PB2/AD6I/OマルチプレクスI/O・ペリフェラル端子 PB2/AD6 (General)
C2PB2/AD6I/OマルチプレクスI/O・ペリフェラル端子 PB2/AD6 (General)
C3PC25I/OマルチプレクスI/O・ペリフェラル端子 PC25 (General)
C4PC23I/OマルチプレクスI/O・ペリフェラル端子 PC23 (General)
C5ERASE/PB12I/OマルチプレクスI/O・ペリフェラル端子 ERASE/PB12 (General)
C6TCK/SWCLK/PB7I/OマルチプレクスI/O・ペリフェラル端子 TCK/SWCLK/PB7 (SWD/JTAG)
C7PC16I/OマルチプレクスI/O・ペリフェラル端子 PC16 (General)
C8PA1/PGMEN1I/OマルチプレクスI/O・ペリフェラル端子 PA1/PGMEN1 (General)
C9PC17I/OマルチプレクスI/O・ペリフェラル端子 PC17 (General)
C10PA0/PGMEN0I/OマルチプレクスI/O・ペリフェラル端子 PA0/PGMEN0 (General)
D1PB3/AD7I/OマルチプレクスI/O・ペリフェラル端子 PB3/AD7 (General)
D2PB0/AD4I/OマルチプレクスI/O・ペリフェラル端子 PB0/AD4 (General)
D3PC24I/OマルチプレクスI/O・ペリフェラル端子 PC24 (General)
D4PC22I/OマルチプレクスI/O・ペリフェラル端子 PC22 (General)
D5GNDGNDグラウンド基準端子 (GND)
D6GNDGNDグラウンド基準端子 (GND)
D7VDDCOREPower電源供給入力 (VDDCORE — 3.3V / 5.0V Standard Logic)
D8PA2/PGMEN2I/OマルチプレクスI/O・ペリフェラル端子 PA2/PGMEN2 (General)
D9PC11I/OマルチプレクスI/O・ペリフェラル端子 PC11 (General)
D10PC14I/OマルチプレクスI/O・ペリフェラル端子 PC14 (General)
E1PA17/PGMD5/AD0I/OマルチプレクスI/O・ペリフェラル端子 PA17/PGMD5/AD0 (General)
E2PC31I/OマルチプレクスI/O・ペリフェラル端子 PC31 (General)
E3VDDINPower電源供給入力 (VDDIN — 3.3V / 5.0V Standard Logic)
E4GNDGNDグラウンド基準端子 (GND)
E5GNDGNDグラウンド基準端子 (GND)
E6NRSTIシステムイネーブル・ハードウェアリセット (NRST)
E7PA29/AD13I/OマルチプレクスI/O・ペリフェラル端子 PA29/AD13 (General)
E8PA30/AD14I/OマルチプレクスI/O・ペリフェラル端子 PA30/AD14 (General)
E9PC10I/OマルチプレクスI/O・ペリフェラル端子 PC10 (General)
E10PA3I/OマルチプレクスI/O・ペリフェラル端子 PA3 (General)
F1PA18/PGMD6/AD1I/OマルチプレクスI/O・ペリフェラル端子 PA18/PGMD6/AD1 (General)
F2PC26I/OマルチプレクスI/O・ペリフェラル端子 PC26 (General)
F3VDDOUTPower電源供給入力 (VDDOUT — 3.3V / 5.0V Standard Logic)
F4GNDGNDグラウンド基準端子 (GND)
F5VDDIOPower電源供給入力 (VDDIO — 3.3V / 5.0V Standard Logic)
F6PA27/PGMD15I/OマルチプレクスI/O・ペリフェラル端子 PA27/PGMD15 (General)
F7PC8I/OマルチプレクスI/O・ペリフェラル端子 PC8 (General)
F8PA28I/OマルチプレクスI/O・ペリフェラル端子 PA28 (General)
F9TSTI/OマルチプレクスI/O・ペリフェラル端子 TST (General)
F10PC9I/OマルチプレクスI/O・ペリフェラル端子 PC9 (General)
G1PA21/PGMD9/AD8I/OマルチプレクスI/O・ペリフェラル端子 PA21/PGMD9/AD8 (General)
G2PC27I/OマルチプレクスI/O・ペリフェラル端子 PC27 (General)
G3PA15/PGMD3I/OマルチプレクスI/O・ペリフェラル端子 PA15/PGMD3 (General)
G4VDDCOREPower電源供給入力 (VDDCORE — 3.3V / 5.0V Standard Logic)
G5VDDCOREPower電源供給入力 (VDDCORE — 3.3V / 5.0V Standard Logic)
G6PA26/PGMD14I/OマルチプレクスI/O・ペリフェラル端子 PA26/PGMD14 (General)
G7PA12/PGMD0I/OマルチプレクスI/O・ペリフェラル端子 PA12/PGMD0 (General)
G8PC28I/OマルチプレクスI/O・ペリフェラル端子 PC28 (General)
G9PA4/PGMNCMDI/OマルチプレクスI/O・ペリフェラル端子 PA4/PGMNCMD (General)
G10PA5/PGMRDYI/OマルチプレクスI/O・ペリフェラル端子 PA5/PGMRDY (General)
H1PA19/PGMD7/AD2I/OマルチプレクスI/O・ペリフェラル端子 PA19/PGMD7/AD2 (General)
H2PA23/PGMD11I/OマルチプレクスI/O・ペリフェラル端子 PA23/PGMD11 (General)
H3PC7I/OマルチプレクスI/O・ペリフェラル端子 PC7 (General)
H4PA14/PGMD2I/OマルチプレクスI/O・ペリフェラル端子 PA14/PGMD2 (General)
H5PA13/PGMD1I/OマルチプレクスI/O・ペリフェラル端子 PA13/PGMD1 (General)
H6PC4I/OマルチプレクスI/O・ペリフェラル端子 PC4 (General)
H7PA11/PGMM3I/OマルチプレクスI/O・ペリフェラル端子 PA11/PGMM3 (General)
H8PC1I/OマルチプレクスI/O・ペリフェラル端子 PC1 (General)
H9PA6/PGMNOEI/OマルチプレクスI/O・ペリフェラル端子 PA6/PGMNOE (General)
H10TDI/PB4I/OマルチプレクスI/O・ペリフェラル端子 TDI/PB4 (General)
J1PC15/AD11I/OマルチプレクスI/O・ペリフェラル端子 PC15/AD11 (General)
J2PC0I/OマルチプレクスI/O・ペリフェラル端子 PC0 (General)
J3PA16/PGMD4I/OマルチプレクスI/O・ペリフェラル端子 PA16/PGMD4 (General)
J4PC6I/OマルチプレクスI/O・ペリフェラル端子 PC6 (General)
J5PA24/PGMD12I/OマルチプレクスI/O・ペリフェラル端子 PA24/PGMD12 (General)
J6PA25/PGMD13I/OマルチプレクスI/O・ペリフェラル端子 PA25/PGMD13 (General)
J7PA10/PGMM2I/OマルチプレクスI/O・ペリフェラル端子 PA10/PGMM2 (General)
J8GNDGNDグラウンド基準端子 (GND)
J9VDDCOREPower電源供給入力 (VDDCORE — 3.3V / 5.0V Standard Logic)
J10VDDIOPower電源供給入力 (VDDIO — 3.3V / 5.0V Standard Logic)
K1PA22/PGMD10/AD9I/OマルチプレクスI/O・ペリフェラル端子 PA22/PGMD10/AD9 (General)
K2PC13/AD10I/OマルチプレクスI/O・ペリフェラル端子 PC13/AD10 (General)
K3PC12/AD12I/OマルチプレクスI/O・ペリフェラル端子 PC12/AD12 (General)
K4PA20/PGMD8/AD3I/OマルチプレクスI/O・ペリフェラル端子 PA20/PGMD8/AD3 (General)
K5PC5I/OマルチプレクスI/O・ペリフェラル端子 PC5 (General)
K6PC3I/OマルチプレクスI/O・ペリフェラル端子 PC3 (General)
K7PC2I/OマルチプレクスI/O・ペリフェラル端子 PC2 (General)
K8PA9/PGMM1I/OマルチプレクスI/O・ペリフェラル端子 PA9/PGMM1 (General)
K9PA8/XOUT32/PGMM0I/OマルチプレクスI/O・ペリフェラル端子 PA8/XOUT32/PGMM0 (RTC/CLK)
K10PA7/XIN32/PGMNVALIDI/OマルチプレクスI/O・ペリフェラル端子 PA7/XIN32/PGMNVALID (RTC/CLK)
PIN A1 PB1/AD5
I/O
マルチプレクスI/O・ペリフェラル端子 PB1/AD5 (General)
設計上の注意点: Signal terminal PB1/AD5 (I/O, 3.3V / 5.0V Standard Logic domain). Multiplexed alternate functions: PB1/AD5. Supported peripheral buses: General.
IPC-7351B はんだ付け密度 & スパン C/G/Z 設定

データシートPDF直接表示 & 技術図面ギャラリー (6 標準図面)

原本PDFを直接閲覧、または図面をクリックして全画面拡大
PDFを別ウィンドウで開く ↗PDFデータシート閲覧 (.pdf)
PDF VIEWERメーカー公式データシート: C1340622 (Semiconductor · TFBGA-100_L9.0-W9.0-R10-C10-P0.80-TL_MICROCHIP_ATSAM3S1CB)
下の埋め込み PDF ビューア内でスクロールやキーワード検索 (Ctrl+F) が可能です
1. 実装3D外観モデルREPRESENTATIVE
C1340622 (TFBGA-100_L9.0-W9.0-R10-C10-P0.80-TL_MICROCHIP_ATSAM3S1CB) - 1. 実装3D外観モデル
高精度3Dソリッドモデル拡大 ›
2. 標準ピン配置図 (上面)CLEANROOM PINOUT
C1340622 (TFBGA-100_L9.0-W9.0-R10-C10-P0.80-TL_MICROCHIP_ATSAM3S1CB) - 2. 標準ピン配置図 (上面)
パッケージ正規ピン配置 (100ピン)拡大 ›
3. 原本データシートピン図PDF PINOUT
C1340622 (TFBGA-100_L9.0-W9.0-R10-C10-P0.80-TL_MICROCHIP_ATSAM3S1CB) - 3. 原本データシートピン図
無トリミングピン配置図拡大 ›
4. パッケージ外形寸法図 (D×E×A)PACKAGE DIMENSIONS
C1340622 (TFBGA-100_L9.0-W9.0-R10-C10-P0.80-TL_MICROCHIP_ATSAM3S1CB) - 4. パッケージ外形寸法図 (D×E×A)
TFBGA-100_L9.0-W9.0-R10-C10-P0.80-TL_MICROCHIP_ATSAM3S1CB · 9.00×9.00mm · ピッチ 0.80mm拡大 ›
5. 推奨PCBフットプリントLAND PATTERN
C1340622 (TFBGA-100_L9.0-W9.0-R10-C10-P0.80-TL_MICROCHIP_ATSAM3S1CB) - 5. 推奨PCBフットプリント
IPC-7351B パッド (100 Pads)拡大 ›
6. アプリケーション参考回路SCHEMATIC
C1340622 (TFBGA-100_L9.0-W9.0-R10-C10-P0.80-TL_MICROCHIP_ATSAM3S1CB) - 6. アプリケーション参考回路
Typical Application Schematic拡大 ›

電気仕様 & 部品詳細スペック (C1340622)

データシートから自動抽出された機能概要、外形寸法、電源電圧範囲、周辺機能インターフェース (JA)
標準電子部品・コネクタ
詳細概要:C1340622 (TFBGA-100_L9.0-W9.0-R10-C10-P0.80-TL_MICROCHIP_ATSAM3S1CB) は 100 ピンの標準電子部品・コネクタで、パッケージ外形は 9.00 × 9.00 × 1.12 mm(ピンピッチ e = 0.80 mm)です。動作電源電圧 1.8V ~ 5.5V (Theo Datasheet)、動作温度範囲 -40°C ~ +85°C (Industrial Grade)、DAC, RTC/CLK, SWD/JTAG インターフェースを内蔵しています。
動作電源電圧範囲V_CC / V_DD
1.8V ~ 5.5V (Theo Datasheet)
電源ピンから 2mm 以内に 100nF + 10µF X7R パスコンを配置
動作周囲温度範囲T_A
-40°C ~ +85°C (Industrial Grade)
工業用温度グレード;最大接合部温度 T_J(max) = +125°C
動作クロック・無線周波数f_CLK / f_RF
DC / Broadband Passive
PDF データシート電気的特性より抽出
出力電流・消費電流定格I_OUT / I_CC
I_GPIO(max) = ±20 mA / pin | I_VDD(total) ≤ 150 mA
ピンあたりの絶対最大定格電流を厳守
パッケージ外形寸法 (D × E × A)D × E × A
9.00 × 9.00 × 1.12 mm (A1=0.25 mm)
パッケージ系列: BGA (TFBGA-100_L9.0-W9.0-R10-C10-P0.80-TL_MICROCHIP_ATSAM3S1CB)
ピン数・リードピッチN / e
100 Pins | Pitch e = 0.80 mm (31.5 mil)
IPC-7351B 中心間スパン C 準拠
内蔵ペリフェラルバスBuses
DAC, RTC/CLK, SWD/JTAG
回路図シンボル・2D フットプリント・3D モデル完全同期
リフロー実装・吸湿感度IPC / MSL
IPC-7351B Level B | J-STD-020 (ピーク 260°C) | MSL-3
サーマルパッドは 60% 分割ステンシル開口を推奨
エンジニアリング警告: 実装前にシルクスクリーンの 1 番ピン面取りマークを確認してください。
エンジニアリング警告: 放熱パッドは Ø0.3mm サーマルビアを介して GND プレーンへ確実に接続してください。

5点工業規格検証

ファイル出力前の自動幾何・電気チェック
5/5 合格
IEEE-315 シンボル100 ピン自動バス分類
OK
IPC-7351B フットプリント100 パッド · ピッチ 0.80mm
OK
IPC-7525 60% はんだペースト開口リフロー標準 1:1
OK
DFM製造基準 (JLCPCB / PCBWay)最小パッド間隙: 0.25mm
OK
3D STEP AP214 & GLB座標原点完全一致 (0,0,0)
OK

実機検証 & コミュニティ技術レビュー

データシートから自動抽出された機能概要、外形寸法、電源電圧範囲、周辺機能インターフェース
5.00 PCB Verified

機械寸法 & ランドパターン (TFBGA-100_L9.0-W9.0-R10-C10-P0.80-TL_MICROCHIP_ATSAM3S1CB)

データシートから抽出・IPC-7351B 準拠標準化
mm
パッケージ外形 (D × E)Nominal
9.00 × 9.00 mm
全高 (A) & ピッチ (e)IPC-7351B
A=1.12mm · e=0.80mm
パッド寸法 (W × L)Level B
0.40 × 0.40 mm
ピン数 / 総パッド数Topology
100P / 100Pad (BGA_GRID)

推奨周辺部品 (BOM) & ピン互換代替品 (Drop-in)

標準アプリケーション回路の受動部品および 1:1 ピン互換代替型番
DFM READY
部品記号 / 代替型番定数 / パッケージ役割 & PCB レイアウトルール
N/A
BOM
応用回路に準拠
TFBGA-100_L9.0-W9.0-R10-C10-P0.80-TL_MICROCHIP_ATSAM3S1CB
定格負荷電流に応じた配線幅を確保し、IPC-2221 の絶縁沿面距離規格に準拠してください。

技術的なよくある質問 (FAQ) — C1340622 (TFBGA-100_L9.0-W9.0-R10-C10-P0.80-TL_MICROCHIP_ATSAM3S1CB)

ピン配置、IPC-7351B ランドパターン寸法、CAD 出力フォーマットに関する回答
IPC-7351B / IEEE-315

C1340622 (TFBGA-100_L9.0-W9.0-R10-C10-P0.80-TL_MICROCHIP_ATSAM3S1CB) のピン配置 (Pinout) および電源電圧仕様は?

Generic 製 C1340622 (TFBGA-100_L9.0-W9.0-R10-C10-P0.80-TL_MICROCHIP_ATSAM3S1CB パッケージ) は全 100 ピン構成で、ピンピッチは 0.80 mm です。主なピン:A1 (PB1/AD5: マルチプレクスI/O・ペリフェラル端子 PB1/AD5 (General)), A2 (PC29: マルチプレクスI/O・ペリフェラル端子 PC29 (General)), A3 (VDDIO: 電源供給入力 (VDDIO — 3.3V / 5.0V Standard Logic)), A4 (PB9/PGMCK/XIN: マルチプレクスI/O・ペリフェラル端子 PB9/PGMCK/XIN (RTC/CLK)), A5 (PB8/XOUT: マルチプレクスI/O・ペリフェラル端子 PB8/XOUT (RTC/CLK)), A6 (PB13/DAC0: マルチプレクスI/O・ペリフェラル端子 PB13/DAC0 (DAC))。

C1340622 の IPC-7351B 準拠 PCB フットプリント寸法は?

データシート外形図および IPC-7351B Level B (標準密度) に基づき、C1340622 (TFBGA-100_L9.0-W9.0-R10-C10-P0.80-TL_MICROCHIP_ATSAM3S1CB) の本体外形は 9.00 × 9.00 mm、ピッチ e = 0.80 mm、合計 100 パッドで構成されています。

C1340622 の KiCad (.kicad_mod, .kicad_sym)、Fusion 360 (.lbr)、3D STEP モデルはどこでダウンロードできますか?

このページから CERN-OHL-P-2.0 ライセンスの下で検証済みの C1340622 (Generic, TFBGA-100_L9.0-W9.0-R10-C10-P0.80-TL_MICROCHIP_ATSAM3S1CB) CAD ライブラリパッケージ(KiCad 8、Autodesk Fusion 360 / Eagle .lbr、3D STEP AP214 & WebGL GLB)を無料で直接ダウンロードできます。

静的リファレンス付録:ピン配置表 (100 ピン) & C1340622 シリーズバリエーション静的テーブルを開く
ピン番号 (Pin #)信号名 (Signal Name)電気種別 (Type)機能説明 & 回路設計上の注意
A1PB1/AD5Digital_IO信号端子 PB1/AD5(方向: I/O、電圧域: 3.3V / 5.0V Standard Logic)。多重化オルタネート機能: PB1/AD5。対応バス/インターフェース: General。
A2PC29Digital_IO信号端子 PC29(方向: I/O、電圧域: 3.3V / 5.0V Standard Logic)。多重化オルタネート機能: PC29。対応バス/インターフェース: General。
A3VDDIOPower_In3.3V / 5.0V Standard Logic 電源ドメインで動作する正電源入力端子 (VDDIO、最大定格: 5.5V) です。
A4PB9/PGMCK/XINDigital_IO信号端子 PB9/PGMCK/XIN(方向: I/O、電圧域: 3.3V / 5.0V Standard Logic)。多重化オルタネート機能: PB9/PGMCK/XIN。対応バス/インターフェース: RTC/CLK。
A5PB8/XOUTDigital_IO信号端子 PB8/XOUT(方向: I/O、電圧域: 3.3V / 5.0V Standard Logic)。多重化オルタネート機能: PB8/XOUT。対応バス/インターフェース: RTC/CLK。
A6PB13/DAC0Digital_IO信号端子 PB13/DAC0(方向: I/O、電圧域: 3.3V / 5.0V Standard Logic)。多重化オルタネート機能: PB13/DAC0。対応バス/インターフェース: DAC。
A7DDP/PB11Digital_IO信号端子 DDP/PB11(方向: I/O、電圧域: 3.3V / 5.0V Standard Logic)。多重化オルタネート機能: DDP/PB11。対応バス/インターフェース: General。
A8DDM/PB10Digital_IO信号端子 DDM/PB10(方向: I/O、電圧域: 3.3V / 5.0V Standard Logic)。多重化オルタネート機能: DDM/PB10。対応バス/インターフェース: General。
A9TMS/SWDIO/PB6Digital_IO信号端子 TMS/SWDIO/PB6(方向: I/O、電圧域: 3.3V / 5.0V Standard Logic)。多重化オルタネート機能: TMS/SWDIO/PB6。対応バス/インターフェース: SWD/JTAG。
A10JTAGSELDigital_IO信号端子 JTAGSEL(方向: I/O、電圧域: 3.3V / 5.0V Standard Logic)。多重化オルタネート機能: JTAGSEL。対応バス/インターフェース: SWD/JTAG。
B1PC30Digital_IO信号端子 PC30(方向: I/O、電圧域: 3.3V / 5.0V Standard Logic)。多重化オルタネート機能: PC30。対応バス/インターフェース: General。
B2ADVREFDigital_IO信号端子 ADVREF(方向: I/O、電圧域: 3.3V / 5.0V Standard Logic)。多重化オルタネート機能: ADVREF。対応バス/インターフェース: General。
B3GNDANAGND内部ロジック、I/Oドライバ、アナログ回路の共通帰路となる0Vグラウンド端子 (GNDANA) です。
B4PB14/DAC1Digital_IO信号端子 PB14/DAC1(方向: I/O、電圧域: 3.3V / 5.0V Standard Logic)。多重化オルタネート機能: PB14/DAC1。対応バス/インターフェース: DAC。
B5PC21Digital_IO信号端子 PC21(方向: I/O、電圧域: 3.3V / 5.0V Standard Logic)。多重化オルタネート機能: PC21。対応バス/インターフェース: General。
B6PC20Digital_IO信号端子 PC20(方向: I/O、電圧域: 3.3V / 5.0V Standard Logic)。多重化オルタネート機能: PC20。対応バス/インターフェース: General。
B7PA31Digital_IO信号端子 PA31(方向: I/O、電圧域: 3.3V / 5.0V Standard Logic)。多重化オルタネート機能: PA31。対応バス/インターフェース: General。
B8PC19Digital_IO信号端子 PC19(方向: I/O、電圧域: 3.3V / 5.0V Standard Logic)。多重化オルタネート機能: PC19。対応バス/インターフェース: General。
B9PC18Digital_IO信号端子 PC18(方向: I/O、電圧域: 3.3V / 5.0V Standard Logic)。多重化オルタネート機能: PC18。対応バス/インターフェース: General。
B10TDO/TRACESWO/PB5Digital_IO信号端子 TDO/TRACESWO/PB5(方向: I/O、電圧域: 3.3V / 5.0V Standard Logic)。多重化オルタネート機能: TDO/TRACESWO/PB5。対応バス/インターフェース: General。
C1PB2/AD6Digital_IO信号端子 PB2/AD6(方向: I/O、電圧域: 3.3V / 5.0V Standard Logic)。多重化オルタネート機能: PB2/AD6。対応バス/インターフェース: General。
C2PB2/AD6Digital_IO信号端子 PB2/AD6(方向: I/O、電圧域: 3.3V / 5.0V Standard Logic)。多重化オルタネート機能: PB2/AD6。対応バス/インターフェース: General。
C3PC25Digital_IO信号端子 PC25(方向: I/O、電圧域: 3.3V / 5.0V Standard Logic)。多重化オルタネート機能: PC25。対応バス/インターフェース: General。
C4PC23Digital_IO信号端子 PC23(方向: I/O、電圧域: 3.3V / 5.0V Standard Logic)。多重化オルタネート機能: PC23。対応バス/インターフェース: General。
C5ERASE/PB12Digital_IO信号端子 ERASE/PB12(方向: I/O、電圧域: 3.3V / 5.0V Standard Logic)。多重化オルタネート機能: ERASE/PB12。対応バス/インターフェース: General。
C6TCK/SWCLK/PB7Digital_IO信号端子 TCK/SWCLK/PB7(方向: I/O、電圧域: 3.3V / 5.0V Standard Logic)。多重化オルタネート機能: TCK/SWCLK/PB7。対応バス/インターフェース: SWD/JTAG。
C7PC16Digital_IO信号端子 PC16(方向: I/O、電圧域: 3.3V / 5.0V Standard Logic)。多重化オルタネート機能: PC16。対応バス/インターフェース: General。
C8PA1/PGMEN1Digital_IO信号端子 PA1/PGMEN1(方向: I/O、電圧域: 3.3V / 5.0V Standard Logic)。多重化オルタネート機能: PA1/PGMEN1。対応バス/インターフェース: General。
C9PC17Digital_IO信号端子 PC17(方向: I/O、電圧域: 3.3V / 5.0V Standard Logic)。多重化オルタネート機能: PC17。対応バス/インターフェース: General。
C10PA0/PGMEN0Digital_IO信号端子 PA0/PGMEN0(方向: I/O、電圧域: 3.3V / 5.0V Standard Logic)。多重化オルタネート機能: PA0/PGMEN0。対応バス/インターフェース: General。
D1PB3/AD7Digital_IO信号端子 PB3/AD7(方向: I/O、電圧域: 3.3V / 5.0V Standard Logic)。多重化オルタネート機能: PB3/AD7。対応バス/インターフェース: General。
D2PB0/AD4Digital_IO信号端子 PB0/AD4(方向: I/O、電圧域: 3.3V / 5.0V Standard Logic)。多重化オルタネート機能: PB0/AD4。対応バス/インターフェース: General。
D3PC24Digital_IO信号端子 PC24(方向: I/O、電圧域: 3.3V / 5.0V Standard Logic)。多重化オルタネート機能: PC24。対応バス/インターフェース: General。
D4PC22Digital_IO信号端子 PC22(方向: I/O、電圧域: 3.3V / 5.0V Standard Logic)。多重化オルタネート機能: PC22。対応バス/インターフェース: General。
D5GNDGND内部ロジック、I/Oドライバ、アナログ回路の共通帰路となる0Vグラウンド端子 (GND) です。
D6GNDGND内部ロジック、I/Oドライバ、アナログ回路の共通帰路となる0Vグラウンド端子 (GND) です。
D7VDDCOREPower_In3.3V / 5.0V Standard Logic 電源ドメインで動作する正電源入力端子 (VDDCORE、最大定格: 5.5V) です。
D8PA2/PGMEN2Digital_IO信号端子 PA2/PGMEN2(方向: I/O、電圧域: 3.3V / 5.0V Standard Logic)。多重化オルタネート機能: PA2/PGMEN2。対応バス/インターフェース: General。
D9PC11Digital_IO信号端子 PC11(方向: I/O、電圧域: 3.3V / 5.0V Standard Logic)。多重化オルタネート機能: PC11。対応バス/インターフェース: General。
D10PC14Digital_IO信号端子 PC14(方向: I/O、電圧域: 3.3V / 5.0V Standard Logic)。多重化オルタネート機能: PC14。対応バス/インターフェース: General。
E1PA17/PGMD5/AD0Digital_IO信号端子 PA17/PGMD5/AD0(方向: I/O、電圧域: 3.3V / 5.0V Standard Logic)。多重化オルタネート機能: PA17/PGMD5/AD0。対応バス/インターフェース: General。
E2PC31Digital_IO信号端子 PC31(方向: I/O、電圧域: 3.3V / 5.0V Standard Logic)。多重化オルタネート機能: PC31。対応バス/インターフェース: General。
E3VDDINPower_In3.3V / 5.0V Standard Logic 電源ドメインで動作する正電源入力端子 (VDDIN、最大定格: 5.5V) です。
E4GNDGND内部ロジック、I/Oドライバ、アナログ回路の共通帰路となる0Vグラウンド端子 (GND) です。
E5GNDGND内部ロジック、I/Oドライバ、アナログ回路の共通帰路となる0Vグラウンド端子 (GND) です。
E6NRSTDigital_IOローアクティブ・ハードウェアリセット端子 (NRST):Lowに引くことでコアと全ペリフェラルを初期化します。
E7PA29/AD13Digital_IO信号端子 PA29/AD13(方向: I/O、電圧域: 3.3V / 5.0V Standard Logic)。多重化オルタネート機能: PA29/AD13。対応バス/インターフェース: General。
E8PA30/AD14Digital_IO信号端子 PA30/AD14(方向: I/O、電圧域: 3.3V / 5.0V Standard Logic)。多重化オルタネート機能: PA30/AD14。対応バス/インターフェース: General。
E9PC10Digital_IO信号端子 PC10(方向: I/O、電圧域: 3.3V / 5.0V Standard Logic)。多重化オルタネート機能: PC10。対応バス/インターフェース: General。
E10PA3Digital_IO信号端子 PA3(方向: I/O、電圧域: 3.3V / 5.0V Standard Logic)。多重化オルタネート機能: PA3。対応バス/インターフェース: General。
F1PA18/PGMD6/AD1Digital_IO信号端子 PA18/PGMD6/AD1(方向: I/O、電圧域: 3.3V / 5.0V Standard Logic)。多重化オルタネート機能: PA18/PGMD6/AD1。対応バス/インターフェース: General。
F2PC26Digital_IO信号端子 PC26(方向: I/O、電圧域: 3.3V / 5.0V Standard Logic)。多重化オルタネート機能: PC26。対応バス/インターフェース: General。
F3VDDOUTPower_In3.3V / 5.0V Standard Logic 電源ドメインで動作する正電源入力端子 (VDDOUT、最大定格: 5.5V) です。
F4GNDGND内部ロジック、I/Oドライバ、アナログ回路の共通帰路となる0Vグラウンド端子 (GND) です。
F5VDDIOPower_In3.3V / 5.0V Standard Logic 電源ドメインで動作する正電源入力端子 (VDDIO、最大定格: 5.5V) です。
F6PA27/PGMD15Digital_IO信号端子 PA27/PGMD15(方向: I/O、電圧域: 3.3V / 5.0V Standard Logic)。多重化オルタネート機能: PA27/PGMD15。対応バス/インターフェース: General。
F7PC8Digital_IO信号端子 PC8(方向: I/O、電圧域: 3.3V / 5.0V Standard Logic)。多重化オルタネート機能: PC8。対応バス/インターフェース: General。
F8PA28Digital_IO信号端子 PA28(方向: I/O、電圧域: 3.3V / 5.0V Standard Logic)。多重化オルタネート機能: PA28。対応バス/インターフェース: General。
F9TSTDigital_IO信号端子 TST(方向: I/O、電圧域: 3.3V / 5.0V Standard Logic)。多重化オルタネート機能: TST。対応バス/インターフェース: General。
F10PC9Digital_IO信号端子 PC9(方向: I/O、電圧域: 3.3V / 5.0V Standard Logic)。多重化オルタネート機能: PC9。対応バス/インターフェース: General。
G1PA21/PGMD9/AD8Digital_IO信号端子 PA21/PGMD9/AD8(方向: I/O、電圧域: 3.3V / 5.0V Standard Logic)。多重化オルタネート機能: PA21/PGMD9/AD8。対応バス/インターフェース: General。
G2PC27Digital_IO信号端子 PC27(方向: I/O、電圧域: 3.3V / 5.0V Standard Logic)。多重化オルタネート機能: PC27。対応バス/インターフェース: General。
G3PA15/PGMD3Digital_IO信号端子 PA15/PGMD3(方向: I/O、電圧域: 3.3V / 5.0V Standard Logic)。多重化オルタネート機能: PA15/PGMD3。対応バス/インターフェース: General。
G4VDDCOREPower_In3.3V / 5.0V Standard Logic 電源ドメインで動作する正電源入力端子 (VDDCORE、最大定格: 5.5V) です。