AVR128DA64T-E/MR (VQFN-64-EP(9x9)) — Symbol, Footprint IPC-7351B & 3D STEP Model

AVR128DA64T-E/MR

MICROCHIPID: C1870725VQFN-64-EP(9x9) · 65 핀 · Pitch 0.50mmIPC-7351B Verified5.0 (0)
4D 동기화 크로스 프로브 모드 (CROSS-PROBE)핀을 클릭하거나 마우스를 올리면 심볼, 풋프린트, 3D 모델에서 동시에 강조 표시됩니다
1. 회로도 심볼
U1 · AVR128DA64T-E/MR (VQFN-64-EP(9x9))1PA32PA43PA54PA65PA76VDD7Bit8PB09PB110PB211Default12PB413PB514PB615PB716PC017PC118PC219PC320VDD21GND22PC423PC524PC625PC726PDO27PD128PD229PD330PD431PD532PD633PD765EP64PA263PA162PA0(EXTCLK)61PG760PG659PG558PG457GND56VDD55PG354PG253PG152PG051UPDI50PF6(RESET#)49PF548PF447PF346PF245PF144PF043PE742PE641PE540PE439PE338PE237PE136PE035GND34AVDDGrid Pitch = 2.54mm (IEEE-315)-17.8-12.7-7.6-2.52.57.612.717.848.343.238.133.027.922.917.812.77.62.5-2.5-7.6-12.7-17.8-22.9-27.9-33.0-38.1-43.2-48.3mm
2. 2D 풋프린트
1234567891011121314151617181920212223242526272829303132333435363738394041424344454647484950515253545556575859606162636465E=9.00mm · Pitch e=0.50mmD=9.00mm-7-5-3-113577531-1-3-5-7mm
3. 3D CAD 모델
패키지 외형: 9.00mm × 9.00mm · 피치: 0.50mm · 눈금자 간격: 1.00mm동기화 <100ms

동기화된 핀아웃 (Symbol / 2D / 3D) (65/65)

핀을 클릭하거나 마우스를 올리면 심볼, 풋프린트, 3D 모델에서 동시에 강조 표시됩니다
핀기호유형기능 설명 (KO)
1PA3I/O다중화 I/O 및 주변장치 핀 PA3 (General)
2PA4I/O다중화 I/O 및 주변장치 핀 PA4 (General)
3PA5I/O다중화 I/O 및 주변장치 핀 PA5 (General)
4PA6I/O다중화 I/O 및 주변장치 핀 PA6 (General)
5PA7I/O다중화 I/O 및 주변장치 핀 PA7 (General)
6VDDPower전원 공급 입력 핀 (VDD — 3.3V / 5.0V Standard Logic)
7BitI/O다중화 I/O 및 주변장치 핀 Bit (General)
8PB0I/O다중화 I/O 및 주변장치 핀 PB0 (General)
9PB1I/O다중화 I/O 및 주변장치 핀 PB1 (General)
10PB2I/O다중화 I/O 및 주변장치 핀 PB2 (General)
11DefaultI/O다중화 I/O 및 주변장치 핀 Default (General)
12PB4I/O다중화 I/O 및 주변장치 핀 PB4 (General)
13PB5I/O다중화 I/O 및 주변장치 핀 PB5 (General)
14PB6I/O다중화 I/O 및 주변장치 핀 PB6 (General)
15PB7I/O다중화 I/O 및 주변장치 핀 PB7 (General)
16PC0I/O다중화 I/O 및 주변장치 핀 PC0 (General)
17PC1I/O다중화 I/O 및 주변장치 핀 PC1 (General)
18PC2I/O다중화 I/O 및 주변장치 핀 PC2 (General)
19PC3I/O다중화 I/O 및 주변장치 핀 PC3 (General)
20VDDPower전원 공급 입력 핀 (VDD — 3.3V / 5.0V Standard Logic)
21GNDGND접지 기준 핀 (GND)
22PC4I/O다중화 I/O 및 주변장치 핀 PC4 (General)
23PC5I/O다중화 I/O 및 주변장치 핀 PC5 (General)
24PC6I/O다중화 I/O 및 주변장치 핀 PC6 (General)
25PC7I/O다중화 I/O 및 주변장치 핀 PC7 (General)
26PDOI/O다중화 I/O 및 주변장치 핀 PDO (General)
27PD1I/O다중화 I/O 및 주변장치 핀 PD1 (General)
28PD2I/O다중화 I/O 및 주변장치 핀 PD2 (General)
29PD3I/O다중화 I/O 및 주변장치 핀 PD3 (General)
30PD4I/O다중화 I/O 및 주변장치 핀 PD4 (General)
31PD5I/O다중화 I/O 및 주변장치 핀 PD5 (General)
32PD6I/O다중화 I/O 및 주변장치 핀 PD6 (General)
33PD7I/O다중화 I/O 및 주변장치 핀 PD7 (General)
34AVDDPower전원 공급 입력 핀 (AVDD — 3.3V / 5.0V Standard Logic)
35GNDGND접지 기준 핀 (GND)
36PE0I/O다중화 I/O 및 주변장치 핀 PE0 (General)
37PE1I/O다중화 I/O 및 주변장치 핀 PE1 (General)
38PE2I/O다중화 I/O 및 주변장치 핀 PE2 (General)
39PE3I/O다중화 I/O 및 주변장치 핀 PE3 (General)
40PE4I/O다중화 I/O 및 주변장치 핀 PE4 (General)
41PE5I/O다중화 I/O 및 주변장치 핀 PE5 (General)
42PE6I/O다중화 I/O 및 주변장치 핀 PE6 (General)
43PE7I/O다중화 I/O 및 주변장치 핀 PE7 (General)
44PF0I/O다중화 I/O 및 주변장치 핀 PF0 (General)
45PF1I/O다중화 I/O 및 주변장치 핀 PF1 (General)
46PF2I/O다중화 I/O 및 주변장치 핀 PF2 (General)
47PF3I/O다중화 I/O 및 주변장치 핀 PF3 (General)
48PF4I/O다중화 I/O 및 주변장치 핀 PF4 (General)
49PF5I/O다중화 I/O 및 주변장치 핀 PF5 (General)
50PF6(RESET#)I시스템 활성화 및 하드웨어 리셋 (PF6(RESET#))
51UPDII/O다중화 I/O 및 주변장치 핀 UPDI (General)
52PG0I/O다중화 I/O 및 주변장치 핀 PG0 (General)
53PG1I/O다중화 I/O 및 주변장치 핀 PG1 (General)
54PG2I/O다중화 I/O 및 주변장치 핀 PG2 (General)
55PG3I/O다중화 I/O 및 주변장치 핀 PG3 (General)
56VDDPower전원 공급 입력 핀 (VDD — 3.3V / 5.0V Standard Logic)
57GNDGND노출형 방열 패드 및 접지 (GND)
58PG4I/O다중화 I/O 및 주변장치 핀 PG4 (General)
59PG5I/O다중화 I/O 및 주변장치 핀 PG5 (General)
60PG6I/O다중화 I/O 및 주변장치 핀 PG6 (General)
61PG7I/O다중화 I/O 및 주변장치 핀 PG7 (General)
62PA0(EXTCLK)I/O다중화 I/O 및 주변장치 핀 PA0(EXTCLK) (General)
63PA1I/O다중화 I/O 및 주변장치 핀 PA1 (General)
64PA2I/O다중화 I/O 및 주변장치 핀 PA2 (General)
65EPGND노출형 방열 패드 및 접지 (EP)
PIN 1 PA3
I/O
다중화 I/O 및 주변장치 핀 PA3 (General)
설계 권장 사항: Signal terminal PA3 (I/O, 3.3V / 5.0V Standard Logic domain). Multiplexed alternate functions: PA3. Supported peripheral buses: General.
IPC-7351B 솔더 밀도 및 스팬 C/G/Z 설정

데이터시트 PDF 직접 보기 & 기술 도면 갤러리 (6 표준 도면 + 10 추출 도면)

원본 PDF 문서를 직접 보거나 도면을 클릭하여 전체 화면으로 확대하세요
새 창에서 PDF 열기 ↗PDF 데이터시트 읽기 (.pdf)
PDF VIEWER공식 제조사 데이터시트: AVR128DA64T-E/MR (MICROCHIP · VQFN-64-EP(9x9))
아래 임베디드 PDF 뷰어 내에서 스크롤, 검색(Ctrl+F) 및 확대 가능
1. 실제 3D 패키지 모델REPRESENTATIVE
AVR128DA64T-E/MR (VQFN-64-EP(9x9)) - 1. 실제 3D 패키지 모델
정밀 3D 솔리드 바디확대 ›
2. 표준 핀아웃 (상면도)CLEANROOM PINOUT
AVR128DA64T-E/MR (VQFN-64-EP(9x9)) - 2. 표준 핀아웃 (상면도)
정규 패키지 핀 배치 (65 핀)확대 ›
3. 원본 데이터시트 핀아웃PDF PINOUT
AVR128DA64T-E/MR (VQFN-64-EP(9x9)) - 3. 원본 데이터시트 핀아웃
자르지 않은 원본 핀 다이어그램확대 ›
4. 패키지 외형 치수 (D×E×A)PACKAGE DIMENSIONS
AVR128DA64T-E/MR (VQFN-64-EP(9x9)) - 4. 패키지 외형 치수 (D×E×A)
VQFN-64-EP(9x9) · 9.00×9.00mm · 피치 0.50mm확대 ›
5. 권장 PCB 풋프린트LAND PATTERN
AVR128DA64T-E/MR (VQFN-64-EP(9x9)) - 5. 권장 PCB 풋프린트
IPC-7351B 랜드 패턴 (65 Pads)확대 ›
6. 응용 회로도SCHEMATIC
AVR128DA64T-E/MR (VQFN-64-EP(9x9)) - 6. 응용 회로도
Typical Application Schematic확대 ›
원본 PDF 데이터시트 핀아웃 및 기술 도면 라이브러리 (10개 도면 · 1/1 페이지)
AVR128 제품군의 원본 도면 10개 중 1–10번째 표시 중
P1 · p01_fig03정확한 패키지 일치
AVR128DA64T-E/MR (VQFN-64-EP(9x9)) — Figure 2. AVR® DA Device Designations
Figure 2. AVR® DA Device Designations
P1 · p01_fig01456×280px
AVR128DA64T-E/MR (VQFN-64-EP(9x9)) — Introduction
Introduction
P1 · p01_fig021575×631px
AVR128DA64T-E/MR (VQFN-64-EP(9x9)) — Figure 1. AVR® DA Family Overview
Figure 1. AVR® DA Family Overview
P586 · p586_fig011268×1117px
AVR128DA64T-E/MR (VQFN-64-EP(9x9)) — MILLIMETERS
MILLIMETERS
P597 · p597_fig011127×1596px
AVR128DA64T-E/MR (VQFN-64-EP(9x9)) — Pin 1 visual index feature may vary, but must be located within the hatched area. Package is saw singulated Dimensioning and tolerancing per ASME Y14.5M
Pin 1 visual index feature may vary, but must be located within the hatched area. Package is saw singulated Dimensioning and tolerancing per ASME Y14.5M
P597 · p597_fig01P597
AVR128DA64T-E/MR (VQFN-64-EP(9x9)) — Datasheet Page 597 (p597_fig01)
Datasheet Page 597 (p597_fig01)
P598 · p598_fig011191×1384px
AVR128DA64T-E/MR (VQFN-64-EP(9x9)) — C2
C2
P598 · p598_fig01P598
AVR128DA64T-E/MR (VQFN-64-EP(9x9)) — Datasheet Page 598 (p598_fig01)
Datasheet Page 598 (p598_fig01)
P600 · p600_fig011645×1697px
AVR128DA64T-E/MR (VQFN-64-EP(9x9)) — 64-Lead Plastic Thin Quad Flatpack (PT)-10x10x1 mm Body, 2.00 mm Footprint [TQFP]
64-Lead Plastic Thin Quad Flatpack (PT)-10x10x1 mm Body, 2.00 mm Footprint [TQFP]
P601 · p601_fig011053×855px
AVR128DA64T-E/MR (VQFN-64-EP(9x9)) — RECOMMENDED LAND PATTERN
RECOMMENDED LAND PATTERN

전기적 사양 & 상세 부품 사양 (AVR128DA64T-E/MR)

데이터시트에서 자동 추출된 기능 설명, 기계적 외형 치수, 공급 전압 범위 및 주변 장치 인터페이스 (KO)
표준 전자 부품 및 커넥터
상세 개요:AVR128DA64T-E/MR (VQFN-64-EP(9x9)) 부품은 64핀 표준 전자 부품 및 커넥터로, 패키지 외형 치수는 9.00 × 9.00 × 0.90 mm (핀 피치 e = 0.50 mm)입니다. 동작 전압 1.8V ~ 5.5V (Theo Datasheet), 동작 온도 -40°C to +85°C 및 UART, SPI, I2C, ADC, DAC 인터페이스를 지원합니다.
동작 전원 전압 범위V_CC / V_DD
1.8V ~ 5.5V (Theo Datasheet)
전원 핀 2mm 이내에 100nF + 10µF X7R 디커플링 커패시터 배치
동작 주위 온도 범위T_A
-40°C to +85°C
산업용 등급; 최대 접합 온도 T_J(max) = +125°C
클럭 및 동작 주파수f_CLK / f_RF
24 MHz
PDF 데이터시트 사양표에서 추출됨
정격 전류 및 소비 전력I_OUT / I_CC
I_GPIO(max) = ±20 mA / pin | I_VDD(total) ≤ 150 mA
핀당 최대 허용 전류 제한 준수
패키지 외형 치수 (D × E × A)D × E × A
9.00 × 9.00 × 0.90 mm (A1=0.03 mm)
패키지 패밀리: QFN (VQFN-64-EP(9x9))
핀 수 및 리드 피치N / e
64 Pins | Pitch e = 0.50 mm (19.7 mil)
IPC-7351B 중심간 거리 (Span C) 정규화
내장 주변장치 인터페이스Buses
UART, SPI, I2C, ADC, DAC
회로도 심볼·2D 풋프린트·3D 모델 4방향 동기화
리플로우 및 습기 민감도IPC / MSL
IPC-7351B Level B | J-STD-020 (최대 260°C) | MSL-3
방열 패드(EPAD) 60% 분할 스텐실 개구 적용
엔지니어링 안전 경고: SMT 실장 전 실크스크린 1번 핀 챔퍼 방향을 반드시 확인하십시오.
엔지니어링 안전 경고: 방열 패드는 Ø0.3mm 써멀 비아 그리드를 통해 내층 GND 플레인에 연결하십시오.

5개 산업 표준 검증

파일 내보내기 전 자동 기하학/전기적 검증
5/5 전체 통과
IEEE-315 심볼65 개 핀 자동 버스 그룹화
OK
IPC-7351B 풋프린트65 개 패드 · 피치 0.50mm
OK
IPC-7525 60% 솔더 페이스트 개구율EPAD 7.30×7.30mm 윈도우 그리드
OK
DFM 제조 규칙 (JLCPCB / PCBWay)최소 패드 간격: 0.25mm
OK
3D STEP AP214 & GLB좌표 원점 일치 (0,0,0)
OK

실물 하드웨어 검증 & 기술 리뷰

데이터시트에서 자동 추출된 기능 설명, 기계적 외형 치수, 공급 전압 범위 및 주변 장치 인터페이스
5.00 PCB Verified

기계적 치수 및 랜드 패턴 (VQFN-64-EP(9x9))

데이터시트에서 추출 및 IPC-7351B 표준화 완료
mm
패키지 본체 (D × E)Nominal
9.00 × 9.00 mm
높이 (A) & 피치 (e)IPC-7351B
A=0.90mm · e=0.50mm
패드 크기 (W × L)Level B
0.28 × 0.80 mm
핀 수 / 총 패드 수Topology
65P / 65Pad (QUAD_ROW)

권장 주변 부품 BOM 및 핀 호환 대체품 (Drop-in)

표준 응용 회로용 수동 부품 및 1:1 핀 호환 대체 부품 목록
DFM READY
부품 기호 / 대체 품번값 / 패키지역할 및 PCB 배치 규칙 (Layout Rule)
N/A
BOM
응용 회로 기준
VQFN-64-EP(9x9)
정격 부하 전류에 맞는 배선 폭을 확보하고 IPC-2221 전기적 절연 간격을 준수하세요.

기술 자주 묻는 질문 (FAQ) — AVR128DA64T-E/MR (VQFN-64-EP(9x9))

핀아웃, IPC-7351B 랜드 패턴 치수 및 CAD 내보내기 포맷 빠른 안내
IPC-7351B / IEEE-315

AVR128DA64T-E/MR (VQFN-64-EP(9x9))의 핀아웃(Pinout) 및 전원 전압 사양은 어떻게 되나요?

MICROCHIP에서 제조한 AVR128DA64T-E/MR(VQFN-64-EP(9x9) 패키지)은 핀 피치 0.50 mm의 65핀 소자입니다. 주요 핀 구성: 1 (PA3: 다중화 I/O 및 주변장치 핀 PA3 (General)), 2 (PA4: 다중화 I/O 및 주변장치 핀 PA4 (General)), 3 (PA5: 다중화 I/O 및 주변장치 핀 PA5 (General)), 4 (PA6: 다중화 I/O 및 주변장치 핀 PA6 (General)), 5 (PA7: 다중화 I/O 및 주변장치 핀 PA7 (General)), 6 (VDD: 전원 공급 입력 핀 (VDD — 3.3V / 5.0V Standard Logic)).

AVR128DA64T-E/MR의 IPC-7351B 표준 PCB 풋프린트 규격 치수는 얼마인가요?

데이터시트 기계 도면 및 IPC-7351B Level B(표준 밀도)에 따라 AVR128DA64T-E/MR(VQFN-64-EP(9x9)) 본체 크기는 9.00 × 9.00 mm, 피치 e = 0.50 mm이며 총 65개의 구리 패드로 구성됩니다 (중앙 방열 패드 EPAD 7.30 × 7.30 mm, IPC-7525 60% 스텐실 창 적용).

AVR128DA64T-E/MR용 KiCad(.kicad_mod, .kicad_sym), Fusion 360(.lbr) 및 3D STEP 모델은 어디서 다운로드할 수 있나요?

이 페이지에서 CERN-OHL-P-2.0 오픈 하드웨어 라이선스에 따라 검증된 AVR128DA64T-E/MR(MICROCHIP, VQFN-64-EP(9x9))의 KiCad 8 풋프린트 및 기호, Autodesk Fusion 360 / Eagle(.lbr), 3D STEP AP214 & WebGL GLB 패키지를 무료로 즉시 다운로드할 수 있습니다.

정적 참조 부록: 핀아웃 테이블 (65 핀) 및 AVR128 제품군 변형정적 표 펼치기
핀 번호 (Pin #)신호명 (Signal Name)전기적 유형 (Type)기능 설명 및 회로 설계 유의사항
1PA3Digital_IO신호 단자 PA3 (방향: I/O, 전압 도메인: 3.3V / 5.0V Standard Logic). 다중화 대체 기능 (Alternate Functions): PA3. 지원 버스 프로토콜: General.
2PA4Digital_IO신호 단자 PA4 (방향: I/O, 전압 도메인: 3.3V / 5.0V Standard Logic). 다중화 대체 기능 (Alternate Functions): PA4. 지원 버스 프로토콜: General.
3PA5Digital_IO신호 단자 PA5 (방향: I/O, 전압 도메인: 3.3V / 5.0V Standard Logic). 다중화 대체 기능 (Alternate Functions): PA5. 지원 버스 프로토콜: General.
4PA6Digital_IO신호 단자 PA6 (방향: I/O, 전압 도메인: 3.3V / 5.0V Standard Logic). 다중화 대체 기능 (Alternate Functions): PA6. 지원 버스 프로토콜: General.
5PA7Digital_IO신호 단자 PA7 (방향: I/O, 전압 도메인: 3.3V / 5.0V Standard Logic). 다중화 대체 기능 (Alternate Functions): PA7. 지원 버스 프로토콜: General.
6VDDPower_In3.3V / 5.0V Standard Logic 전압 도메인에서 동작하는 주 전원 입력 단자 (VDD, 최대 정격: 5.5V)입니다.
7BitDigital_IO신호 단자 Bit (방향: I/O, 전압 도메인: 3.3V / 5.0V Standard Logic). 다중화 대체 기능 (Alternate Functions): Bit. 지원 버스 프로토콜: General.
8PB0Digital_IO신호 단자 PB0 (방향: I/O, 전압 도메인: 3.3V / 5.0V Standard Logic). 다중화 대체 기능 (Alternate Functions): PB0. 지원 버스 프로토콜: General.
9PB1Digital_IO신호 단자 PB1 (방향: I/O, 전압 도메인: 3.3V / 5.0V Standard Logic). 다중화 대체 기능 (Alternate Functions): PB1. 지원 버스 프로토콜: General.
10PB2Digital_IO신호 단자 PB2 (방향: I/O, 전압 도메인: 3.3V / 5.0V Standard Logic). 다중화 대체 기능 (Alternate Functions): PB2. 지원 버스 프로토콜: General.
11DefaultDigital_IO신호 단자 Default (방향: I/O, 전압 도메인: 3.3V / 5.0V Standard Logic). 다중화 대체 기능 (Alternate Functions): Default. 지원 버스 프로토콜: General.
12PB4Digital_IO신호 단자 PB4 (방향: I/O, 전압 도메인: 3.3V / 5.0V Standard Logic). 다중화 대체 기능 (Alternate Functions): PB4. 지원 버스 프로토콜: General.
13PB5Digital_IO신호 단자 PB5 (방향: I/O, 전압 도메인: 3.3V / 5.0V Standard Logic). 다중화 대체 기능 (Alternate Functions): PB5. 지원 버스 프로토콜: General.
14PB6Digital_IO신호 단자 PB6 (방향: I/O, 전압 도메인: 3.3V / 5.0V Standard Logic). 다중화 대체 기능 (Alternate Functions): PB6. 지원 버스 프로토콜: General.
15PB7Digital_IO신호 단자 PB7 (방향: I/O, 전압 도메인: 3.3V / 5.0V Standard Logic). 다중화 대체 기능 (Alternate Functions): PB7. 지원 버스 프로토콜: General.
16PC0Digital_IO신호 단자 PC0 (방향: I/O, 전압 도메인: 3.3V / 5.0V Standard Logic). 다중화 대체 기능 (Alternate Functions): PC0. 지원 버스 프로토콜: General.
17PC1Digital_IO신호 단자 PC1 (방향: I/O, 전압 도메인: 3.3V / 5.0V Standard Logic). 다중화 대체 기능 (Alternate Functions): PC1. 지원 버스 프로토콜: General.
18PC2Digital_IO신호 단자 PC2 (방향: I/O, 전압 도메인: 3.3V / 5.0V Standard Logic). 다중화 대체 기능 (Alternate Functions): PC2. 지원 버스 프로토콜: General.
19PC3Digital_IO신호 단자 PC3 (방향: I/O, 전압 도메인: 3.3V / 5.0V Standard Logic). 다중화 대체 기능 (Alternate Functions): PC3. 지원 버스 프로토콜: General.
20VDDPower_In3.3V / 5.0V Standard Logic 전압 도메인에서 동작하는 주 전원 입력 단자 (VDD, 최대 정격: 5.5V)입니다.
21GNDGND내부 코어 로직, I/O 드라이버 및 아날로그 블록의 공통 귀환 경로인 0V 접지 단자 (GND)입니다.
22PC4Digital_IO신호 단자 PC4 (방향: I/O, 전압 도메인: 3.3V / 5.0V Standard Logic). 다중화 대체 기능 (Alternate Functions): PC4. 지원 버스 프로토콜: General.
23PC5Digital_IO신호 단자 PC5 (방향: I/O, 전압 도메인: 3.3V / 5.0V Standard Logic). 다중화 대체 기능 (Alternate Functions): PC5. 지원 버스 프로토콜: General.
24PC6Digital_IO신호 단자 PC6 (방향: I/O, 전압 도메인: 3.3V / 5.0V Standard Logic). 다중화 대체 기능 (Alternate Functions): PC6. 지원 버스 프로토콜: General.
25PC7Digital_IO신호 단자 PC7 (방향: I/O, 전압 도메인: 3.3V / 5.0V Standard Logic). 다중화 대체 기능 (Alternate Functions): PC7. 지원 버스 프로토콜: General.
26PDODigital_IO신호 단자 PDO (방향: I/O, 전압 도메인: 3.3V / 5.0V Standard Logic). 다중화 대체 기능 (Alternate Functions): PDO. 지원 버스 프로토콜: General.
27PD1Digital_IO신호 단자 PD1 (방향: I/O, 전압 도메인: 3.3V / 5.0V Standard Logic). 다중화 대체 기능 (Alternate Functions): PD1. 지원 버스 프로토콜: General.
28PD2Digital_IO신호 단자 PD2 (방향: I/O, 전압 도메인: 3.3V / 5.0V Standard Logic). 다중화 대체 기능 (Alternate Functions): PD2. 지원 버스 프로토콜: General.
29PD3Digital_IO신호 단자 PD3 (방향: I/O, 전압 도메인: 3.3V / 5.0V Standard Logic). 다중화 대체 기능 (Alternate Functions): PD3. 지원 버스 프로토콜: General.
30PD4Digital_IO신호 단자 PD4 (방향: I/O, 전압 도메인: 3.3V / 5.0V Standard Logic). 다중화 대체 기능 (Alternate Functions): PD4. 지원 버스 프로토콜: General.
31PD5Digital_IO신호 단자 PD5 (방향: I/O, 전압 도메인: 3.3V / 5.0V Standard Logic). 다중화 대체 기능 (Alternate Functions): PD5. 지원 버스 프로토콜: General.
32PD6Digital_IO신호 단자 PD6 (방향: I/O, 전압 도메인: 3.3V / 5.0V Standard Logic). 다중화 대체 기능 (Alternate Functions): PD6. 지원 버스 프로토콜: General.
33PD7Digital_IO신호 단자 PD7 (방향: I/O, 전압 도메인: 3.3V / 5.0V Standard Logic). 다중화 대체 기능 (Alternate Functions): PD7. 지원 버스 프로토콜: General.
34AVDDPower_In3.3V / 5.0V Standard Logic 전압 도메인에서 동작하는 주 전원 입력 단자 (AVDD, 최대 정격: 5.5V)입니다.
35GNDGND내부 코어 로직, I/O 드라이버 및 아날로그 블록의 공통 귀환 경로인 0V 접지 단자 (GND)입니다.
36PE0Digital_IO신호 단자 PE0 (방향: I/O, 전압 도메인: 3.3V / 5.0V Standard Logic). 다중화 대체 기능 (Alternate Functions): PE0. 지원 버스 프로토콜: General.
37PE1Digital_IO신호 단자 PE1 (방향: I/O, 전압 도메인: 3.3V / 5.0V Standard Logic). 다중화 대체 기능 (Alternate Functions): PE1. 지원 버스 프로토콜: General.
38PE2Digital_IO신호 단자 PE2 (방향: I/O, 전압 도메인: 3.3V / 5.0V Standard Logic). 다중화 대체 기능 (Alternate Functions): PE2. 지원 버스 프로토콜: General.
39PE3Digital_IO신호 단자 PE3 (방향: I/O, 전압 도메인: 3.3V / 5.0V Standard Logic). 다중화 대체 기능 (Alternate Functions): PE3. 지원 버스 프로토콜: General.
40PE4Digital_IO신호 단자 PE4 (방향: I/O, 전압 도메인: 3.3V / 5.0V Standard Logic). 다중화 대체 기능 (Alternate Functions): PE4. 지원 버스 프로토콜: General.
41PE5Digital_IO신호 단자 PE5 (방향: I/O, 전압 도메인: 3.3V / 5.0V Standard Logic). 다중화 대체 기능 (Alternate Functions): PE5. 지원 버스 프로토콜: General.
42PE6Digital_IO신호 단자 PE6 (방향: I/O, 전압 도메인: 3.3V / 5.0V Standard Logic). 다중화 대체 기능 (Alternate Functions): PE6. 지원 버스 프로토콜: General.
43PE7Digital_IO신호 단자 PE7 (방향: I/O, 전압 도메인: 3.3V / 5.0V Standard Logic). 다중화 대체 기능 (Alternate Functions): PE7. 지원 버스 프로토콜: General.
44PF0Digital_IO신호 단자 PF0 (방향: I/O, 전압 도메인: 3.3V / 5.0V Standard Logic). 다중화 대체 기능 (Alternate Functions): PF0. 지원 버스 프로토콜: General.
45PF1Digital_IO신호 단자 PF1 (방향: I/O, 전압 도메인: 3.3V / 5.0V Standard Logic). 다중화 대체 기능 (Alternate Functions): PF1. 지원 버스 프로토콜: General.
46PF2Digital_IO신호 단자 PF2 (방향: I/O, 전압 도메인: 3.3V / 5.0V Standard Logic). 다중화 대체 기능 (Alternate Functions): PF2. 지원 버스 프로토콜: General.
47PF3Digital_IO신호 단자 PF3 (방향: I/O, 전압 도메인: 3.3V / 5.0V Standard Logic). 다중화 대체 기능 (Alternate Functions): PF3. 지원 버스 프로토콜: General.
48PF4Digital_IO신호 단자 PF4 (방향: I/O, 전압 도메인: 3.3V / 5.0V Standard Logic). 다중화 대체 기능 (Alternate Functions): PF4. 지원 버스 프로토콜: General.
49PF5Digital_IO신호 단자 PF5 (방향: I/O, 전압 도메인: 3.3V / 5.0V Standard Logic). 다중화 대체 기능 (Alternate Functions): PF5. 지원 버스 프로토콜: General.
50PF6(RESET#)Digital_IO로우 액티브 하드웨어 리셋 단자 (PF6(RESET#)): Low로 당기면 코어 및 모든 주변장치가 초기화됩니다.
51UPDIDigital_IO신호 단자 UPDI (방향: I/O, 전압 도메인: 3.3V / 5.0V Standard Logic). 다중화 대체 기능 (Alternate Functions): UPDI. 지원 버스 프로토콜: General.
52PG0Digital_IO신호 단자 PG0 (방향: I/O, 전압 도메인: 3.3V / 5.0V Standard Logic). 다중화 대체 기능 (Alternate Functions): PG0. 지원 버스 프로토콜: General.
53PG1Digital_IO신호 단자 PG1 (방향: I/O, 전압 도메인: 3.3V / 5.0V Standard Logic). 다중화 대체 기능 (Alternate Functions): PG1. 지원 버스 프로토콜: General.
54PG2Digital_IO신호 단자 PG2 (방향: I/O, 전압 도메인: 3.3V / 5.0V Standard Logic). 다중화 대체 기능 (Alternate Functions): PG2. 지원 버스 프로토콜: General.
55PG3Digital_IO신호 단자 PG3 (방향: I/O, 전압 도메인: 3.3V / 5.0V Standard Logic). 다중화 대체 기능 (Alternate Functions): PG3. 지원 버스 프로토콜: General.
56VDDPower_In3.3V / 5.0V Standard Logic 전압 도메인에서 동작하는 주 전원 입력 단자 (VDD, 최대 정격: 5.5V)입니다.
57GNDGND패키지 하단 노출 방열 패드 (GND)로, 주요 열 방출 경로와 저인덕턴스 0V 접지 귀환 경로를 제공합니다.
58PG4Digital_IO신호 단자 PG4 (방향: I/O, 전압 도메인: 3.3V / 5.0V Standard Logic). 다중화 대체 기능 (Alternate Functions): PG4. 지원 버스 프로토콜: General.
59PG5Digital_IO신호 단자 PG5 (방향: I/O, 전압 도메인: 3.3V / 5.0V Standard Logic). 다중화 대체 기능 (Alternate Functions): PG5. 지원 버스 프로토콜: General.
60PG6Digital_IO신호 단자 PG6 (방향: I/O, 전압 도메인: 3.3V / 5.0V Standard Logic). 다중화 대체 기능 (Alternate Functions): PG6. 지원 버스 프로토콜: General.
61PG7Digital_IO신호 단자 PG7 (방향: I/O, 전압 도메인: 3.3V / 5.0V Standard Logic). 다중화 대체 기능 (Alternate Functions): PG7. 지원 버스 프로토콜: General.
62PA0(EXTCLK)Digital_IO신호 단자 PA0(EXTCLK) (방향: I/O, 전압 도메인: 3.3V / 5.0V Standard Logic). 다중화 대체 기능 (Alternate Functions): PA0(EXTCLK). 지원 버스 프로토콜: General.
63PA1Digital_IO신호 단자 PA1 (방향: I/O, 전압 도메인: 3.3V / 5.0V Standard Logic). 다중화 대체 기능 (Alternate Functions): PA1. 지원 버스 프로토콜: General.
64PA2Digital_IO신호 단자 PA2 (방향: I/O, 전압 도메인: 3.3V / 5.0V Standard Logic). 다중화 대체 기능 (Alternate Functions): PA2. 지원 버스 프로토콜: General.