ChipDocs.org
⌘K
2284 部品PDFアップロード
ATXMEGA16D4-AN (TQFP-44_L10.0-W10.0-P0.80-LS12.0-TL) — Symbol, Footprint IPC-7351B & 3D STEP Model

ATXMEGA16D4-AN

MICROCHIPID: C20645246TQFP-44_L10.0-W10.0-P0.80-LS12.0-TL · 44 ピン · Pitch 0.80mmIPC TOLERANCE VARIATION5.0 (0)
4D 同期クロスプローブモード (CROSS-PROBE)ピンをクリックまたはホバーすると、シンボル、フットプリント、3Dモデル上で同時に強調表示されます
1. シンボル
U1 · ATXMEGA16D4-AN (TQFP-44_L10.0-W10.0-P0.80-LS12.0-TL)1PA52PA63PA74PB05PB16PB27PB38GND9VCC10PC011PC112PC213PC314PC415PC516PC617PC718GND19VCC20PD021PD122PD244PA443PA342PA241PA140PA039AVCC38GND37PR136PRO35RESET34PDI33PE332PE231VCC30GND29PE128PE027PD726PD625PD524PD423PD3Grid Pitch = 2.54mm (IEEE-315)-17.8-12.7-7.6-2.52.57.612.717.833.027.922.917.812.77.62.5-2.5-7.6-12.7-17.8-22.9-27.9-33.0mm
2. 2Dフットプリント
1234567891011121314151617181920212223242526272829303132333435363738394041424344E=10.00mm · Pitch e=0.80mmD=10.00mm-10-8-6-4-202468101086420-2-4-6-8-10mm
3. 3Dモデル
パッケージ外形: 10.00mm × 10.00mm · ピッチ: 0.80mm · ルーラー目盛: 1.00mm同期完了 <100ms

同期ピン配置 (Symbol / 2D / 3D) (44/44)

ピンをクリックまたはホバーすると、シンボル、フットプリント、3Dモデル上で同時に強調表示されます
ピン記号種別機能説明 (JA)
1PA5I/OマルチプレクスI/O・ペリフェラル端子 PA5 (General)
2PA6I/OマルチプレクスI/O・ペリフェラル端子 PA6 (General)
3PA7I/OマルチプレクスI/O・ペリフェラル端子 PA7 (General)
4PB0I/OマルチプレクスI/O・ペリフェラル端子 PB0 (General)
5PB1I/OマルチプレクスI/O・ペリフェラル端子 PB1 (General)
6PB2I/OマルチプレクスI/O・ペリフェラル端子 PB2 (General)
7PB3I/OマルチプレクスI/O・ペリフェラル端子 PB3 (General)
8GNDGNDグラウンド基準端子 (GND)
9VCCPower電源供給入力 (VCC — 3.3V / 5.0V Standard Logic)
10PC0I/OマルチプレクスI/O・ペリフェラル端子 PC0 (General)
11PC1I/OマルチプレクスI/O・ペリフェラル端子 PC1 (General)
12PC2I/OマルチプレクスI/O・ペリフェラル端子 PC2 (General)
13PC3I/OマルチプレクスI/O・ペリフェラル端子 PC3 (General)
14PC4I/OマルチプレクスI/O・ペリフェラル端子 PC4 (General)
15PC5I/OマルチプレクスI/O・ペリフェラル端子 PC5 (General)
16PC6I/OマルチプレクスI/O・ペリフェラル端子 PC6 (General)
17PC7I/OマルチプレクスI/O・ペリフェラル端子 PC7 (General)
18GNDGNDグラウンド基準端子 (GND)
19VCCPower電源供給入力 (VCC — 3.3V / 5.0V Standard Logic)
20PD0I/OマルチプレクスI/O・ペリフェラル端子 PD0 (General)
21PD1I/OマルチプレクスI/O・ペリフェラル端子 PD1 (General)
22PD2I/OマルチプレクスI/O・ペリフェラル端子 PD2 (General)
23PD3I/OマルチプレクスI/O・ペリフェラル端子 PD3 (General)
24PD4I/OマルチプレクスI/O・ペリフェラル端子 PD4 (General)
25PD5I/OマルチプレクスI/O・ペリフェラル端子 PD5 (General)
26PD6I/OマルチプレクスI/O・ペリフェラル端子 PD6 (General)
27PD7I/OマルチプレクスI/O・ペリフェラル端子 PD7 (General)
28PE0I/OマルチプレクスI/O・ペリフェラル端子 PE0 (General)
29PE1I/OマルチプレクスI/O・ペリフェラル端子 PE1 (General)
30GNDGNDグラウンド基準端子 (GND)
31VCCPower電源供給入力 (VCC — 3.3V / 5.0V Standard Logic)
32PE2I/OマルチプレクスI/O・ペリフェラル端子 PE2 (General)
33PE3I/OマルチプレクスI/O・ペリフェラル端子 PE3 (General)
34PDII/OマルチプレクスI/O・ペリフェラル端子 PDI (General)
35RESETIシステムイネーブル・ハードウェアリセット (RESET)
36PROI/OマルチプレクスI/O・ペリフェラル端子 PRO (General)
37PR1I/OマルチプレクスI/O・ペリフェラル端子 PR1 (General)
38GNDGNDグラウンド基準端子 (GND)
39AVCCPower電源供給入力 (AVCC — 3.3V / 5.0V Standard Logic)
40PA0I/OマルチプレクスI/O・ペリフェラル端子 PA0 (General)
41PA1I/OマルチプレクスI/O・ペリフェラル端子 PA1 (General)
42PA2I/OマルチプレクスI/O・ペリフェラル端子 PA2 (General)
43PA3I/OマルチプレクスI/O・ペリフェラル端子 PA3 (General)
44PA4I/OマルチプレクスI/O・ペリフェラル端子 PA4 (General)
PIN 1 PA5
I/O
マルチプレクスI/O・ペリフェラル端子 PA5 (General)
設計上の注意点: Signal terminal PA5 (I/O, 3.3V / 5.0V Standard Logic domain). Multiplexed alternate functions: PA5. Supported peripheral buses: General.
IPC-7351B はんだ付け密度 & スパン C/G/Z 設定

データシートPDF直接表示 & 技術図面ギャラリー (6 標準図面 + 9 抽出図面)

原本PDFを直接閲覧、または図面をクリックして全画面拡大
PDFを別ウィンドウで開く ↗PDFデータシート閲覧 (.pdf)
PDF VIEWERメーカー公式データシート: ATXMEGA16D4-AN (MICROCHIP · TQFP-44_L10.0-W10.0-P0.80-LS12.0-TL)
下の埋め込み PDF ビューア内でスクロールやキーワード検索 (Ctrl+F) が可能です
1. 実装3D外観モデルREPRESENTATIVE
ATXMEGA16D4-AN (TQFP-44_L10.0-W10.0-P0.80-LS12.0-TL) - 1. 実装3D外観モデル
高精度3Dソリッドモデル拡大 ›
2. 標準ピン配置図 (上面)CLEANROOM PINOUT
ATXMEGA16D4-AN (TQFP-44_L10.0-W10.0-P0.80-LS12.0-TL) - 2. 標準ピン配置図 (上面)
パッケージ正規ピン配置 (44ピン)拡大 ›
3. 原本データシートピン図PDF PINOUT
ATXMEGA16D4-AN (TQFP-44_L10.0-W10.0-P0.80-LS12.0-TL) - 3. 原本データシートピン図
無トリミングピン配置図拡大 ›
4. パッケージ外形寸法図 (D×E×A)PACKAGE DIMENSIONS
ATXMEGA16D4-AN (TQFP-44_L10.0-W10.0-P0.80-LS12.0-TL) - 4. パッケージ外形寸法図 (D×E×A)
TQFP-44_L10.0-W10.0-P0.80-LS12.0-TL · 10.00×10.00mm · ピッチ 0.80mm拡大 ›
5. 推奨PCBフットプリントLAND PATTERN
ATXMEGA16D4-AN (TQFP-44_L10.0-W10.0-P0.80-LS12.0-TL) - 5. 推奨PCBフットプリント
IPC-7351B パッド (44 Pads)拡大 ›
6. アプリケーション参考回路SCHEMATIC
ATXMEGA16D4-AN (TQFP-44_L10.0-W10.0-P0.80-LS12.0-TL) - 6. アプリケーション参考回路
Typical Application Schematic拡大 ›
PDF データシート原本ピン配置・技術図面ライブラリ (9 点 · 1/1 ページ)
ATXMEGA16D4 シリーズの切り抜きなし原本図面 9 点中 1–9 点目を表示
P61 · p61_fig01パッケージ完全一致
ATXMEGA16D4-AN (TQFP-44_L10.0-W10.0-P0.80-LS12.0-TL) — 61 XMEGA D4 [DATASHEET]
61 XMEGA D4 [DATASHEET]
P20 · p20_fig011693×1861px
ATXMEGA16D4-AN (TQFP-44_L10.0-W10.0-P0.80-LS12.0-TL) — Figure 9-1. The Clock System, Clock Sources and Clock Distribution
Figure 9-1. The Clock System, Clock Sources and Clock Distribution
P20 · p20_fig01P20
ATXMEGA16D4-AN (TQFP-44_L10.0-W10.0-P0.80-LS12.0-TL) — Datasheet Page 20 (p20_fig01)
Datasheet Page 20 (p20_fig01)
P49 · p49_fig012040×525px
ATXMEGA16D4-AN (TQFP-44_L10.0-W10.0-P0.80-LS12.0-TL) — OCnxLS Output Compare Channel x Low Side for Timer/Counter n
OCnxLS Output Compare Channel x Low Side for Timer/Counter n
P49 · p49_fig022038×929px
ATXMEGA16D4-AN (TQFP-44_L10.0-W10.0-P0.80-LS12.0-TL) — OCnxHS Output Compare Channel x High Side for Timer/Counter n
OCnxHS Output Compare Channel x High Side for Timer/Counter n
P49 · p49_fig02P49
ATXMEGA16D4-AN (TQFP-44_L10.0-W10.0-P0.80-LS12.0-TL) — Datasheet Page 49 (p49_fig02)
Datasheet Page 49 (p49_fig02)
P61 · p61_fig01P61
ATXMEGA16D4-AN (TQFP-44_L10.0-W10.0-P0.80-LS12.0-TL) — Datasheet Page 61 (p61_fig01)
Datasheet Page 61 (p61_fig01)
P318 · p318_fig012055×817px
ATXMEGA16D4-AN (TQFP-44_L10.0-W10.0-P0.80-LS12.0-TL) — 35.3 8135Q - 09/2014
35.3 8135Q - 09/2014
P4 · p04_fig01PDF 内の全パッケージ
ATXMEGA16D4-AN (TQFP-44_L10.0-W10.0-P0.80-LS12.0-TL) — Figure 2-1. Block Diagram and QFN/TQFP Pinout
Figure 2-1. Block Diagram and QFN/TQFP Pinout

電気仕様 & 部品詳細スペック (ATXMEGA16D4-AN)

データシートから自動抽出された機能概要、外形寸法、電源電圧範囲、周辺機能インターフェース (JA)
標準電子部品・コネクタ
詳細概要:ATXMEGA16D4-AN (TQFP-44_L10.0-W10.0-P0.80-LS12.0-TL) は 44 ピンの標準電子部品・コネクタで、パッケージ外形は 10.00 × 10.00 × 1.00 mm（ピンピッチ e = 0.80 mm）です。動作電源電圧 1.8V ~ 5.5V (Theo Datasheet)、動作温度範囲 -40°C ~ +85°C (Industrial Grade)、USB, UART, I2C, ADC, IrDA インターフェースを内蔵しています。
動作電源電圧範囲V_CC / V_DD
1.8V ~ 5.5V (Theo Datasheet)
電源ピンから 2mm 以内に 100nF + 10µF X7R パスコンを配置
動作周囲温度範囲T_A
-40°C ~ +85°C (Industrial Grade)
工業用温度グレード；最大接合部温度 T_J(max) = +125°C
動作クロック・無線周波数f_CLK / f_RF
12MHz
PDF データシート電気的特性より抽出
出力電流・消費電流定格I_OUT / I_CC
I_GPIO(max) = ±20 mA / pin | I_VDD(total) ≤ 150 mA
ピンあたりの絶対最大定格電流を厳守
パッケージ外形寸法 (D × E × A)D × E × A
10.00 × 10.00 × 1.00 mm (A1=0.10 mm)
パッケージ系列: TQFP (TQFP-44_L10.0-W10.0-P0.80-LS12.0-TL)
ピン数・リードピッチN / e
44 Pins | Pitch e = 0.80 mm (31.5 mil)
IPC-7351B 中心間スパン C 準拠
内蔵ペリフェラルバスBuses
USB, UART, I2C, ADC, IrDA
回路図シンボル・2D フットプリント・3D モデル完全同期
リフロー実装・吸湿感度IPC / MSL
IPC-7351B Level B | J-STD-020 (ピーク 260°C) | MSL-3
サーマルパッドは 60% 分割ステンシル開口を推奨
エンジニアリング警告: 実装前にシルクスクリーンの 1 番ピン面取りマークを確認してください。
エンジニアリング警告: 放熱パッドは Ø0.3mm サーマルビアを介して GND プレーンへ確実に接続してください。

5点工業規格検証

ファイル出力前の自動幾何・電気チェック
5/5 合格
IEEE-315 シンボル44 ピン自動バス分類
OK
IPC-7351B フットプリント44 パッド · ピッチ 0.80mm
OK
IPC-7525 60% はんだペースト開口リフロー標準 1:1
OK
DFM製造基準 (JLCPCB / PCBWay)最小パッド間隙: 0.25mm
OK
3D STEP AP214 & GLB座標原点完全一致 (0,0,0)
OK

実機検証 & コミュニティ技術レビュー

データシートから自動抽出された機能概要、外形寸法、電源電圧範囲、周辺機能インターフェース
5.00 PCB Verified

機械寸法 & ランドパターン (TQFP-44_L10.0-W10.0-P0.80-LS12.0-TL)

データシートから抽出・IPC-7351B 準拠標準化
mm
パッケージ外形 (D × E)Nominal
10.00 × 10.00 mm
全高 (A) & ピッチ (e)IPC-7351B
A=1.00mm · e=0.80mm
パッド寸法 (W × L)Level B
0.50 × 1.50 mm
ピン数 / 総パッド数Topology
44P / 44Pad (QUAD_ROW)

推奨周辺部品 (BOM) & ピン互換代替品 (Drop-in)

標準アプリケーション回路の受動部品および 1:1 ピン互換代替型番
DFM READY
部品記号 / 代替型番定数 / パッケージ役割 & PCB レイアウトルール
N/A
BOM
応用回路に準拠
TQFP-44_L10.0-W10.0-P0.80-LS12.0-TL
定格負荷電流に応じた配線幅を確保し、IPC-2221 の絶縁沿面距離規格に準拠してください。

技術的なよくある質問 (FAQ) — ATXMEGA16D4-AN (TQFP-44_L10.0-W10.0-P0.80-LS12.0-TL)

ピン配置、IPC-7351B ランドパターン寸法、CAD 出力フォーマットに関する回答
IPC-7351B / IEEE-315

ATXMEGA16D4-AN (TQFP-44_L10.0-W10.0-P0.80-LS12.0-TL) のピン配置 (Pinout) および電源電圧仕様は？

MICROCHIP 製 ATXMEGA16D4-AN (TQFP-44_L10.0-W10.0-P0.80-LS12.0-TL パッケージ) は全 44 ピン構成で、ピンピッチは 0.80 mm です。主なピン：1 (PA5: マルチプレクスI/O・ペリフェラル端子 PA5 (General)), 2 (PA6: マルチプレクスI/O・ペリフェラル端子 PA6 (General)), 3 (PA7: マルチプレクスI/O・ペリフェラル端子 PA7 (General)), 4 (PB0: マルチプレクスI/O・ペリフェラル端子 PB0 (General)), 5 (PB1: マルチプレクスI/O・ペリフェラル端子 PB1 (General)), 6 (PB2: マルチプレクスI/O・ペリフェラル端子 PB2 (General))。

ATXMEGA16D4-AN の IPC-7351B 準拠 PCB フットプリント寸法は？

データシート外形図および IPC-7351B Level B (標準密度) に基づき、ATXMEGA16D4-AN (TQFP-44_L10.0-W10.0-P0.80-LS12.0-TL) の本体外形は 10.00 × 10.00 mm、ピッチ e = 0.80 mm、合計 44 パッドで構成されています。

ATXMEGA16D4-AN の KiCad (.kicad_mod, .kicad_sym)、Fusion 360 (.lbr)、3D STEP モデルはどこでダウンロードできますか？

このページから CERN-OHL-P-2.0 ライセンスの下で検証済みの ATXMEGA16D4-AN (MICROCHIP, TQFP-44_L10.0-W10.0-P0.80-LS12.0-TL) CAD ライブラリパッケージ（KiCad 8、Autodesk Fusion 360 / Eagle .lbr、3D STEP AP214 & WebGL GLB）を無料で直接ダウンロードできます。

静的リファレンス付録：ピン配置表 (44 ピン) & ATXMEGA16D4 シリーズバリエーション静的テーブルを開く
ピン番号 (Pin #)信号名 (Signal Name)電気種別 (Type)機能説明 & 回路設計上の注意
1PA5Digital_IO信号端子 PA5（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: PA5。対応バス/インターフェース: General。
2PA6Digital_IO信号端子 PA6（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: PA6。対応バス/インターフェース: General。
3PA7Digital_IO信号端子 PA7（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: PA7。対応バス/インターフェース: General。
4PB0Digital_IO信号端子 PB0（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: PB0。対応バス/インターフェース: General。
5PB1Digital_IO信号端子 PB1（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: PB1。対応バス/インターフェース: General。
6PB2Digital_IO信号端子 PB2（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: PB2。対応バス/インターフェース: General。
7PB3Digital_IO信号端子 PB3（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: PB3。対応バス/インターフェース: General。
8GNDGND内部ロジック、I/Oドライバ、アナログ回路の共通帰路となる0Vグラウンド端子 (GND) です。
9VCCPower_In3.3V / 5.0V Standard Logic 電源ドメインで動作する正電源入力端子 (VCC、最大定格: 5.5V) です。
10PC0Digital_IO信号端子 PC0（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: PC0。対応バス/インターフェース: General。
11PC1Digital_IO信号端子 PC1（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: PC1。対応バス/インターフェース: General。
12PC2Digital_IO信号端子 PC2（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: PC2。対応バス/インターフェース: General。
13PC3Digital_IO信号端子 PC3（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: PC3。対応バス/インターフェース: General。
14PC4Digital_IO信号端子 PC4（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: PC4。対応バス/インターフェース: General。
15PC5Digital_IO信号端子 PC5（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: PC5。対応バス/インターフェース: General。
16PC6Digital_IO信号端子 PC6（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: PC6。対応バス/インターフェース: General。
17PC7Digital_IO信号端子 PC7（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: PC7。対応バス/インターフェース: General。
18GNDGND内部ロジック、I/Oドライバ、アナログ回路の共通帰路となる0Vグラウンド端子 (GND) です。
19VCCPower_In3.3V / 5.0V Standard Logic 電源ドメインで動作する正電源入力端子 (VCC、最大定格: 5.5V) です。
20PD0Digital_IO信号端子 PD0（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: PD0。対応バス/インターフェース: General。
21PD1Digital_IO信号端子 PD1（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: PD1。対応バス/インターフェース: General。
22PD2Digital_IO信号端子 PD2（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: PD2。対応バス/インターフェース: General。
23PD3Digital_IO信号端子 PD3（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: PD3。対応バス/インターフェース: General。
24PD4Digital_IO信号端子 PD4（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: PD4。対応バス/インターフェース: General。
25PD5Digital_IO信号端子 PD5（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: PD5。対応バス/インターフェース: General。
26PD6Digital_IO信号端子 PD6（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: PD6。対応バス/インターフェース: General。
27PD7Digital_IO信号端子 PD7（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: PD7。対応バス/インターフェース: General。
28PE0Digital_IO信号端子 PE0（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: PE0。対応バス/インターフェース: General。
29PE1Digital_IO信号端子 PE1（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: PE1。対応バス/インターフェース: General。
30GNDGND内部ロジック、I/Oドライバ、アナログ回路の共通帰路となる0Vグラウンド端子 (GND) です。
31VCCPower_In3.3V / 5.0V Standard Logic 電源ドメインで動作する正電源入力端子 (VCC、最大定格: 5.5V) です。
32PE2Digital_IO信号端子 PE2（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: PE2。対応バス/インターフェース: General。
33PE3Digital_IO信号端子 PE3（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: PE3。対応バス/インターフェース: General。
34PDIDigital_IO信号端子 PDI（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: PDI。対応バス/インターフェース: General。
35RESETDigital_IOローアクティブ・ハードウェアリセット端子 (RESET)：Lowに引くことでコアと全ペリフェラルを初期化します。
36PRODigital_IO信号端子 PRO（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: PRO。対応バス/インターフェース: General。
37PR1Digital_IO信号端子 PR1（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: PR1。対応バス/インターフェース: General。
38GNDGND内部ロジック、I/Oドライバ、アナログ回路の共通帰路となる0Vグラウンド端子 (GND) です。
39AVCCPower_In3.3V / 5.0V Standard Logic 電源ドメインで動作する正電源入力端子 (AVCC、最大定格: 5.5V) です。
40PA0Digital_IO信号端子 PA0（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: PA0。対応バス/インターフェース: General。
41PA1Digital_IO信号端子 PA1（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: PA1。対応バス/インターフェース: General。
42PA2Digital_IO信号端子 PA2（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: PA2。対応バス/インターフェース: General。
43PA3Digital_IO信号端子 PA3（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: PA3。対応バス/インターフェース: General。
44PA4Digital_IO信号端子 PA4（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: PA4。対応バス/インターフェース: General。
探索部品パッケージメーカーアップロード