ATXMEGA128B1-AU (TQFP-100(14x14)) — 回路図シンボル、IPC-7351B フットプリント & 3D STEP モデル

Q: ATXMEGA128B1-AU (TQFP-100(14x14)) のピン配置 (Pinout) および電源電圧仕様は？

MICROCHIP 製 ATXMEGA128B1-AU (TQFP-100(14x14) パッケージ) は全 100 ピン構成で、ピンピッチは 0.50 mm です。主なピン：1 (VCC: 電源供給入力 (VCC — 3.3V / 5.0V Standard Logic)), 2 (PC0: マルチプレクスI/O・ペリフェラル端子 PC0 (General)), 3 (PC1: マルチプレクスI/O・ペリフェラル端子 PC1 (General)), 4 (PC2: マルチプレクスI/O・ペリフェラル端子 PC2 (General)), 5 (PC3: マルチプレクスI/O・ペリフェラル端子 PC3 (General)), 6 (PC4: マルチプレクスI/O・ペリフェラル端子 PC4 (General))。

Q: ATXMEGA128B1-AU の IPC-7351B 準拠 PCB フットプリント寸法は？

データシート外形図および IPC-7351B Level B (標準密度) に基づき、ATXMEGA128B1-AU (TQFP-100(14x14)) の本体外形は 14.00 × 14.00 mm、ピッチ e = 0.50 mm、合計 100 パッドで構成されています。

Q: ATXMEGA128B1-AU の KiCad (.kicad_mod, .kicad_sym)、Fusion 360 (.lbr)、3D STEP モデルはどこでダウンロードできますか？

このページから CERN-OHL-P-2.0 ライセンスの下で検証済みの ATXMEGA128B1-AU (MICROCHIP, TQFP-100(14x14)) CAD ライブラリパッケージ（KiCad 8、Autodesk Fusion 360 / Eagle .lbr、3D STEP AP214 & WebGL GLB）を無料で直接ダウンロードできます。

1. シンボル

2. 2Dフットプリント

3. 3Dモデル

パッケージ外形: 14.00mm × 14.00mm · ピッチ: 0.50mm · ルーラー目盛: 1.00mm同期完了 <100ms

同期ピン配置 (Symbol / 2D / 3D) (100/100)

ピンをクリックまたはホバーすると、シンボル、フットプリント、3Dモデル上で同時に強調表示されます

ピン	記号	種別	機能説明 (JA)
1	VCC	Power	電源供給入力 (VCC — 3.3V / 5.0V Standard Logic)
2	PC0	I/O	マルチプレクスI/O・ペリフェラル端子 PC0 (General)
3	PC1	I/O	マルチプレクスI/O・ペリフェラル端子 PC1 (General)
4	PC2	I/O	マルチプレクスI/O・ペリフェラル端子 PC2 (General)
5	PC3	I/O	マルチプレクスI/O・ペリフェラル端子 PC3 (General)
6	PC4	I/O	マルチプレクスI/O・ペリフェラル端子 PC4 (General)
7	PC5	I/O	マルチプレクスI/O・ペリフェラル端子 PC5 (General)
8	PC6	I/O	マルチプレクスI/O・ペリフェラル端子 PC6 (General)
9	PC7	I/O	マルチプレクスI/O・ペリフェラル端子 PC7 (General)
10	GND	GND	グラウンド基準端子 (GND)
11	VCC	Power	電源供給入力 (VCC — 3.3V / 5.0V Standard Logic)
12	PD0	I/O	マルチプレクスI/O・ペリフェラル端子 PD0 (General)
13	PD1	I/O	マルチプレクスI/O・ペリフェラル端子 PD1 (General)
14	PD2	I/O	マルチプレクスI/O・ペリフェラル端子 PD2 (General)
15	RESET	I	システムイネーブル・ハードウェアリセット (RESET)
16	PDI	I/O	マルチプレクスI/O・ペリフェラル端子 PDI (General)
17	GND	GND	グラウンド基準端子 (GND)
18	VCC	Power	電源供給入力 (VCC — 3.3V / 5.0V Standard Logic)
19	PE0	I/O	マルチプレクスI/O・ペリフェラル端子 PE0 (General)
20	PE1	I/O	マルチプレクスI/O・ペリフェラル端子 PE1 (General)
21	PE2	I/O	マルチプレクスI/O・ペリフェラル端子 PE2 (General)
22	PE3	I/O	マルチプレクスI/O・ペリフェラル端子 PE3 (General)
23	PE4	I/O	マルチプレクスI/O・ペリフェラル端子 PE4 (General)
24	PE5	I/O	マルチプレクスI/O・ペリフェラル端子 PE5 (General)
25	PE6	I/O	マルチプレクスI/O・ペリフェラル端子 PE6 (General)
26	PE7	I/O	マルチプレクスI/O・ペリフェラル端子 PE7 (General)
27	GND	GND	グラウンド基準端子 (GND)
28	VCC	Power	電源供給入力 (VCC — 3.3V / 5.0V Standard Logic)
29	SEG39	I/O	マルチプレクスI/O・ペリフェラル端子 SEG39 (General)
30	SEG38	I/O	マルチプレクスI/O・ペリフェラル端子 SEG38 (General)
31	SEG37	I/O	マルチプレクスI/O・ペリフェラル端子 SEG37 (General)
32	SEG36	I/O	マルチプレクスI/O・ペリフェラル端子 SEG36 (General)
33	SEG35	I/O	マルチプレクスI/O・ペリフェラル端子 SEG35 (General)
34	SEG34	I/O	マルチプレクスI/O・ペリフェラル端子 SEG34 (General)
35	SEG33	I/O	マルチプレクスI/O・ペリフェラル端子 SEG33 (General)
36	SEG32	I/O	マルチプレクスI/O・ペリフェラル端子 SEG32 (General)
37	SEG31	I/O	マルチプレクスI/O・ペリフェラル端子 SEG31 (General)
38	SEG30	I/O	マルチプレクスI/O・ペリフェラル端子 SEG30 (General)
39	SEG29	I/O	マルチプレクスI/O・ペリフェラル端子 SEG29 (General)
40	SEG28	I/O	マルチプレクスI/O・ペリフェラル端子 SEG28 (General)
41	SEG27	I/O	マルチプレクスI/O・ペリフェラル端子 SEG27 (General)
42	SEG26	I/O	マルチプレクスI/O・ペリフェラル端子 SEG26 (General)
43	SEG25	I/O	マルチプレクスI/O・ペリフェラル端子 SEG25 (General)
44	SEG24	I/O	マルチプレクスI/O・ペリフェラル端子 SEG24 (General)
45	SEG23	I/O	マルチプレクスI/O・ペリフェラル端子 SEG23 (General)
46	SEG22	I/O	マルチプレクスI/O・ペリフェラル端子 SEG22 (General)
47	SEG21	I/O	マルチプレクスI/O・ペリフェラル端子 SEG21 (General)
48	SEG20	I/O	マルチプレクスI/O・ペリフェラル端子 SEG20 (General)
49	SEG19	I/O	マルチプレクスI/O・ペリフェラル端子 SEG19 (General)
50	SEG18	I/O	マルチプレクスI/O・ペリフェラル端子 SEG18 (General)
51	SEG17	I/O	マルチプレクスI/O・ペリフェラル端子 SEG17 (General)
52	SEG16	I/O	マルチプレクスI/O・ペリフェラル端子 SEG16 (General)
53	SEG15	I/O	マルチプレクスI/O・ペリフェラル端子 SEG15 (General)
54	SEG14	I/O	マルチプレクスI/O・ペリフェラル端子 SEG14 (General)
55	SEG13	I/O	マルチプレクスI/O・ペリフェラル端子 SEG13 (General)
56	SEG12	I/O	マルチプレクスI/O・ペリフェラル端子 SEG12 (General)
57	SEG11	I/O	マルチプレクスI/O・ペリフェラル端子 SEG11 (General)
58	SEG10	I/O	マルチプレクスI/O・ペリフェラル端子 SEG10 (General)
59	SEG9	I/O	マルチプレクスI/O・ペリフェラル端子 SEG9 (General)
60	SEG8	I/O	マルチプレクスI/O・ペリフェラル端子 SEG8 (General)
61	SEG7	I/O	マルチプレクスI/O・ペリフェラル端子 SEG7 (General)
62	SEG6	I/O	マルチプレクスI/O・ペリフェラル端子 SEG6 (General)
63	SEG5	I/O	マルチプレクスI/O・ペリフェラル端子 SEG5 (General)
64	SEG4	I/O	マルチプレクスI/O・ペリフェラル端子 SEG4 (General)
65	SEG3	I/O	マルチプレクスI/O・ペリフェラル端子 SEG3 (General)
66	SEG2	I/O	マルチプレクスI/O・ペリフェラル端子 SEG2 (General)
67	SEG1	I/O	マルチプレクスI/O・ペリフェラル端子 SEG1 (General)
68	SEG0	I/O	マルチプレクスI/O・ペリフェラル端子 SEG0 (General)
69	GND	GND	グラウンド基準端子 (GND)
70	VCC	Power	電源供給入力 (VCC — 3.3V / 5.0V Standard Logic)
71	BIAS1	I/O	マルチプレクスI/O・ペリフェラル端子 BIAS1 (General)
72	BIAS2	I/O	マルチプレクスI/O・ペリフェラル端子 BIAS2 (General)
73	VLCD	I/O	マルチプレクスI/O・ペリフェラル端子 VLCD (General)
74	CAPL	I/O	マルチプレクスI/O・ペリフェラル端子 CAPL (General)
75	CAPH	I/O	マルチプレクスI/O・ペリフェラル端子 CAPH (General)
76	COM0	I/O	マルチプレクスI/O・ペリフェラル端子 COM0 (General)
77	COM1	I/O	マルチプレクスI/O・ペリフェラル端子 COM1 (General)
78	COM2	I/O	マルチプレクスI/O・ペリフェラル端子 COM2 (General)
79	COM3	I/O	マルチプレクスI/O・ペリフェラル端子 COM3 (General)
80	PR0	I/O	マルチプレクスI/O・ペリフェラル端子 PR0 (General)
81	PR1	I/O	マルチプレクスI/O・ペリフェラル端子 PR1 (General)
82	PA0	I/O	マルチプレクスI/O・ペリフェラル端子 PA0 (General)
83	PA1	I/O	マルチプレクスI/O・ペリフェラル端子 PA1 (General)
84	PA2	I/O	マルチプレクスI/O・ペリフェラル端子 PA2 (General)
85	PA3	I/O	マルチプレクスI/O・ペリフェラル端子 PA3 (General)
86	PA4	I/O	マルチプレクスI/O・ペリフェラル端子 PA4 (General)
87	PA5	I/O	マルチプレクスI/O・ペリフェラル端子 PA5 (General)
88	PA6	I/O	マルチプレクスI/O・ペリフェラル端子 PA6 (General)
89	PA7	I/O	マルチプレクスI/O・ペリフェラル端子 PA7 (General)
90	AGND	GND	グラウンド基準端子 (AGND)
91	AVCC	Power	電源供給入力 (AVCC — 3.3V / 5.0V Standard Logic)
92	PB0	I/O	マルチプレクスI/O・ペリフェラル端子 PB0 (General)
93	PB1	I/O	マルチプレクスI/O・ペリフェラル端子 PB1 (General)
94	PB2	I/O	マルチプレクスI/O・ペリフェラル端子 PB2 (General)
95	PB3	I/O	マルチプレクスI/O・ペリフェラル端子 PB3 (General)
96	PB4	I/O	マルチプレクスI/O・ペリフェラル端子 PB4 (General)
97	PB5	I/O	マルチプレクスI/O・ペリフェラル端子 PB5 (General)
98	PB6	I/O	マルチプレクスI/O・ペリフェラル端子 PB6 (General)
99	PB7	I/O	マルチプレクスI/O・ペリフェラル端子 PB7 (General)
100	GND	GND	グラウンド基準端子 (GND)

PIN 1 VCC

Power

電源供給入力 (VCC — 3.3V / 5.0V Standard Logic)

設計上の注意点: Primary positive power supply input (VCC) operating in the 3.3V / 5.0V Standard Logic domain (Max rating: 5.5V).

IPC-7351B はんだ付け密度 & スパン C/G/Z 設定

抽出図面ギャラリー (6 標準図面 + 12 抽出図面)

原本PDFを直接閲覧、または図面をクリックして全画面拡大

1. 実装3D外観モデルREPRESENTATIVE

ATXMEGA128B1-AU (TQFP-100(14x14)) - 1. 実装3D外観モデル

高精度3Dソリッドモデル拡大 ›

2. 標準ピン配置図 (上面)CLEANROOM PINOUT

ATXMEGA128B1-AU (TQFP-100(14x14)) - 2. 標準ピン配置図 (上面)

パッケージ正規ピン配置 (100ピン)拡大 ›

3. 原本データシートピン図PDF PINOUT

ATXMEGA128B1-AU (TQFP-100(14x14)) - 3. 原本データシートピン図

無トリミングピン配置図拡大 ›

4. パッケージ外形寸法図 (D×E×A)PACKAGE DIMENSIONS

ATXMEGA128B1-AU (TQFP-100(14x14)) - 4. パッケージ外形寸法図 (D×E×A)

TQFP-100(14x14) · 14.00×14.00mm · ピッチ 0.50mm拡大 ›

5. 推奨PCBフットプリントLAND PATTERN

ATXMEGA128B1-AU (TQFP-100(14x14)) - 5. 推奨PCBフットプリント

IPC-7351B パッド (100 Pads)拡大 ›

6. アプリケーション参考回路SCHEMATIC

ATXMEGA128B1-AU (TQFP-100(14x14)) - 6. アプリケーション参考回路

Typical Application Schematic拡大 ›

PDF データシート原本ピン配置・技術図面ライブラリ (12 点 · 1/1 ページ)

ATXMEGA128B1 シリーズの切り抜きなし原本図面 12 点中 1–12 点目を表示

P67 · p67_fig01パッケージ完全一致

67 XMEGA B1 [DATASHEET]

P4 · p04_fig012004×2193px

Figure 2-1. Block Diagram and Pinout

P21 · p21_fig011671×1808px

Figure 10-1. The Clock System, Clock Sources, and Clock Distribution

P21 · p21_fig01P21

Datasheet Page 21 (p21_fig01)

P48 · p48_fig011028×612px

Figure 28-1. LCD Overview

P54 · p54_fig012040×436px

The tables below show the notation for all pin functions available and describe its function.

P54 · p54_fig022040×437px

32.1.4 LCD Functions

P54 · p54_fig032040×642px

AREF Analog Reference input pin

P56 · p56_fig011909×363px

32.2 Alternate Pin Functions

P56 · p56_fig01P56

Datasheet Page 56 (p56_fig01)

P67 · p67_fig01P67

Datasheet Page 67 (p67_fig01)

P139 · p139_fig011742×1853px

ATXMEGA128B1-AU (TQFP-100(14x14)) — 39.5 8330D - 01/2013 | 39.6 8330C - 07/2012 | 39.7 8330B - 02/2012 | 39.8 8330A - 10/2011 | 1. Updated “Ordering Information” on page 2: Added -AUR, -CU and -CUR options. | 2. Updated “Packaging Information” : Added package drawing for “7A1

39.5 8330D - 01/2013 | 39.6 8330C - 07/2012 | 39.7 8330B - 02/2012 | 39.8 8330A - 10/2011 | 1. Updated “Ordering Information” on page 2: Added -AUR, -CU and -CUR options. | 2. Updated “Packaging Information” : Added package drawing for “7A1

電気仕様 & 部品詳細スペック (ATXMEGA128B1-AU)

データシートから自動抽出された機能概要、外形寸法、電源電圧範囲、周辺機能インターフェース (JA)

標準電子部品・コネクタ

詳細概要:ATXMEGA128B1-AU (TQFP-100(14x14)) は 100 ピンの標準電子部品・コネクタで、パッケージ外形は 14.00 × 14.00 × 1.20 mm（ピンピッチ e = 0.50 mm）です。動作電源電圧 1.8V ~ 5.5V (Theo Datasheet)、動作温度範囲 -40°C ~ +85°C (Industrial Grade)、USB, UART, SPI, I2C, ADC, JTAG / SWD, IrDA インターフェースを内蔵しています。

動作電源電圧範囲V_CC / V_DD

1.8V ~ 5.5V (Theo Datasheet)

電源ピンから 2mm 以内に 100nF + 10µF X7R パスコンを配置

動作周囲温度範囲T_A

-40°C ~ +85°C (Industrial Grade)

工業用温度グレード；最大接合部温度 T_J(max) = +125°C

動作クロック・無線周波数f_CLK / f_RF

12MHz

PDF データシート電気的特性より抽出

出力電流・消費電流定格I_OUT / I_CC

I_GPIO(max) = ±20 mA / pin | I_VDD(total) ≤ 150 mA

ピンあたりの絶対最大定格電流を厳守

パッケージ外形寸法 (D × E × A)D × E × A

14.00 × 14.00 × 1.20 mm (A1=0.10 mm)

パッケージ系列: TQFP (TQFP-100(14x14))

ピン数・リードピッチN / e

100 Pins | Pitch e = 0.50 mm (19.7 mil)

IPC-7351B 中心間スパン C 準拠

内蔵ペリフェラルバスBuses

USB, UART, SPI, I2C, ADC, JTAG / SWD, IrDA

回路図シンボル・2D フットプリント・3D モデル完全同期

リフロー実装・吸湿感度IPC / MSL

IPC-7351B Level B | J-STD-020 (ピーク 260°C) | MSL-3

サーマルパッドは 60% 分割ステンシル開口を推奨

エンジニアリング警告: 実装前にシルクスクリーンの 1 番ピン面取りマークを確認してください。

エンジニアリング警告: 放熱パッドは Ø0.3mm サーマルビアを介して GND プレーンへ確実に接続してください。

5点工業規格検証

ファイル出力前の自動幾何・電気チェック

5/5 合格

IEEE-315 シンボル100 ピン自動バス分類

IPC-7351B フットプリント100 パッド · ピッチ 0.50mm

IPC-7525 60% はんだペースト開口リフロー標準 1:1

DFM製造基準 (JLCPCB / PCBWay)最小パッド間隙: 0.25mm

3D STEP AP214 & GLB座標原点完全一致 (0,0,0)

実機検証 & コミュニティ技術レビュー

データシートから自動抽出された機能概要、外形寸法、電源電圧範囲、周辺機能インターフェース

5.00 PCB Verified

機械寸法 & ランドパターン (TQFP-100(14x14))

データシートから抽出・IPC-7351B 準拠標準化

パッケージ外形 (D × E)Nominal

14.00 × 14.00 mm

全高 (A) & ピッチ (e)IPC-7351B

A=1.20mm · e=0.50mm

パッド寸法 (W × L)Level B

0.30 × 1.25 mm

ピン数 / 総パッド数Topology

100P / 100Pad (QUAD_ROW)

推奨周辺部品 (BOM) & ピン互換代替品 (Drop-in)

標準アプリケーション回路の受動部品および 1:1 ピン互換代替型番

DFM READY

部品記号 / 代替型番	定数 / パッケージ	役割 & PCB レイアウトルール
N/A BOM	Per application circuit TQFP-100(14x14)	定格負荷電流に応じた配線幅を確保し、IPC-2221 の絶縁沿面距離規格に準拠してください。

技術的なよくある質問 (FAQ) — ATXMEGA128B1-AU (TQFP-100(14x14))

ピン配置、IPC-7351B ランドパターン寸法、CAD 出力フォーマットに関する回答

IPC-7351B / IEEE-315

ATXMEGA128B1-AU (TQFP-100(14x14)) のピン配置 (Pinout) および電源電圧仕様は？

MICROCHIP 製 ATXMEGA128B1-AU (TQFP-100(14x14) パッケージ) は全 100 ピン構成で、ピンピッチは 0.50 mm です。主なピン：1 (VCC: 電源供給入力 (VCC — 3.3V / 5.0V Standard Logic)), 2 (PC0: マルチプレクスI/O・ペリフェラル端子 PC0 (General)), 3 (PC1: マルチプレクスI/O・ペリフェラル端子 PC1 (General)), 4 (PC2: マルチプレクスI/O・ペリフェラル端子 PC2 (General)), 5 (PC3: マルチプレクスI/O・ペリフェラル端子 PC3 (General)), 6 (PC4: マルチプレクスI/O・ペリフェラル端子 PC4 (General))。

ATXMEGA128B1-AU の IPC-7351B 準拠 PCB フットプリント寸法は？

データシート外形図および IPC-7351B Level B (標準密度) に基づき、ATXMEGA128B1-AU (TQFP-100(14x14)) の本体外形は 14.00 × 14.00 mm、ピッチ e = 0.50 mm、合計 100 パッドで構成されています。

ATXMEGA128B1-AU の KiCad (.kicad_mod, .kicad_sym)、Fusion 360 (.lbr)、3D STEP モデルはどこでダウンロードできますか？

このページから CERN-OHL-P-2.0 ライセンスの下で検証済みの ATXMEGA128B1-AU (MICROCHIP, TQFP-100(14x14)) CAD ライブラリパッケージ（KiCad 8、Autodesk Fusion 360 / Eagle .lbr、3D STEP AP214 & WebGL GLB）を無料で直接ダウンロードできます。

静的リファレンス付録：ピン配置表 (100 ピン) & ATXMEGA128B1 シリーズバリエーション静的テーブルを開く

ピン番号 (Pin #)	信号名 (Signal Name)	電気種別 (Type)	機能説明 & 回路設計上の注意
1	VCC	Power_In	3.3V / 5.0V Standard Logic 電源ドメインで動作する正電源入力端子 (VCC、最大定格: 5.5V) です。
2	PC0	Digital_IO	信号端子 PC0（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: PC0。対応バス/インターフェース: General。
3	PC1	Digital_IO	信号端子 PC1（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: PC1。対応バス/インターフェース: General。
4	PC2	Digital_IO	信号端子 PC2（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: PC2。対応バス/インターフェース: General。
5	PC3	Digital_IO	信号端子 PC3（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: PC3。対応バス/インターフェース: General。
6	PC4	Digital_IO	信号端子 PC4（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: PC4。対応バス/インターフェース: General。
7	PC5	Digital_IO	信号端子 PC5（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: PC5。対応バス/インターフェース: General。
8	PC6	Digital_IO	信号端子 PC6（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: PC6。対応バス/インターフェース: General。
9	PC7	Digital_IO	信号端子 PC7（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: PC7。対応バス/インターフェース: General。
10	GND	GND	内部ロジック、I/Oドライバ、アナログ回路の共通帰路となる0Vグラウンド端子 (GND) です。
11	VCC	Power_In	3.3V / 5.0V Standard Logic 電源ドメインで動作する正電源入力端子 (VCC、最大定格: 5.5V) です。
12	PD0	Digital_IO	信号端子 PD0（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: PD0。対応バス/インターフェース: General。
13	PD1	Digital_IO	信号端子 PD1（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: PD1。対応バス/インターフェース: General。
14	PD2	Digital_IO	信号端子 PD2（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: PD2。対応バス/インターフェース: General。
15	RESET	Digital_IO	ローアクティブ・ハードウェアリセット端子 (RESET)：Lowに引くことでコアと全ペリフェラルを初期化します。
16	PDI	Digital_IO	信号端子 PDI（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: PDI。対応バス/インターフェース: General。
17	GND	GND	内部ロジック、I/Oドライバ、アナログ回路の共通帰路となる0Vグラウンド端子 (GND) です。
18	VCC	Power_In	3.3V / 5.0V Standard Logic 電源ドメインで動作する正電源入力端子 (VCC、最大定格: 5.5V) です。
19	PE0	Digital_IO	信号端子 PE0（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: PE0。対応バス/インターフェース: General。
20	PE1	Digital_IO	信号端子 PE1（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: PE1。対応バス/インターフェース: General。
21	PE2	Digital_IO	信号端子 PE2（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: PE2。対応バス/インターフェース: General。
22	PE3	Digital_IO	信号端子 PE3（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: PE3。対応バス/インターフェース: General。
23	PE4	Digital_IO	信号端子 PE4（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: PE4。対応バス/インターフェース: General。
24	PE5	Digital_IO	信号端子 PE5（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: PE5。対応バス/インターフェース: General。
25	PE6	Digital_IO	信号端子 PE6（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: PE6。対応バス/インターフェース: General。
26	PE7	Digital_IO	信号端子 PE7（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: PE7。対応バス/インターフェース: General。
27	GND	GND	内部ロジック、I/Oドライバ、アナログ回路の共通帰路となる0Vグラウンド端子 (GND) です。
28	VCC	Power_In	3.3V / 5.0V Standard Logic 電源ドメインで動作する正電源入力端子 (VCC、最大定格: 5.5V) です。
29	SEG39	Digital_IO	信号端子 SEG39（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: SEG39。対応バス/インターフェース: General。
30	SEG38	Digital_IO	信号端子 SEG38（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: SEG38。対応バス/インターフェース: General。
31	SEG37	Digital_IO	信号端子 SEG37（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: SEG37。対応バス/インターフェース: General。
32	SEG36	Digital_IO	信号端子 SEG36（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: SEG36。対応バス/インターフェース: General。
33	SEG35	Digital_IO	信号端子 SEG35（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: SEG35。対応バス/インターフェース: General。
34	SEG34	Digital_IO	信号端子 SEG34（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: SEG34。対応バス/インターフェース: General。
35	SEG33	Digital_IO	信号端子 SEG33（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: SEG33。対応バス/インターフェース: General。
36	SEG32	Digital_IO	信号端子 SEG32（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: SEG32。対応バス/インターフェース: General。
37	SEG31	Digital_IO	信号端子 SEG31（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: SEG31。対応バス/インターフェース: General。
38	SEG30	Digital_IO	信号端子 SEG30（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: SEG30。対応バス/インターフェース: General。
39	SEG29	Digital_IO	信号端子 SEG29（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: SEG29。対応バス/インターフェース: General。
40	SEG28	Digital_IO	信号端子 SEG28（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: SEG28。対応バス/インターフェース: General。
41	SEG27	Digital_IO	信号端子 SEG27（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: SEG27。対応バス/インターフェース: General。
42	SEG26	Digital_IO	信号端子 SEG26（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: SEG26。対応バス/インターフェース: General。
43	SEG25	Digital_IO	信号端子 SEG25（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: SEG25。対応バス/インターフェース: General。
44	SEG24	Digital_IO	信号端子 SEG24（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: SEG24。対応バス/インターフェース: General。
45	SEG23	Digital_IO	信号端子 SEG23（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: SEG23。対応バス/インターフェース: General。
46	SEG22	Digital_IO	信号端子 SEG22（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: SEG22。対応バス/インターフェース: General。
47	SEG21	Digital_IO	信号端子 SEG21（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: SEG21。対応バス/インターフェース: General。
48	SEG20	Digital_IO	信号端子 SEG20（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: SEG20。対応バス/インターフェース: General。
49	SEG19	Digital_IO	信号端子 SEG19（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: SEG19。対応バス/インターフェース: General。
50	SEG18	Digital_IO	信号端子 SEG18（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: SEG18。対応バス/インターフェース: General。
51	SEG17	Digital_IO	信号端子 SEG17（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: SEG17。対応バス/インターフェース: General。
52	SEG16	Digital_IO	信号端子 SEG16（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: SEG16。対応バス/インターフェース: General。
53	SEG15	Digital_IO	信号端子 SEG15（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: SEG15。対応バス/インターフェース: General。
54	SEG14	Digital_IO	信号端子 SEG14（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: SEG14。対応バス/インターフェース: General。
55	SEG13	Digital_IO	信号端子 SEG13（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: SEG13。対応バス/インターフェース: General。
56	SEG12	Digital_IO	信号端子 SEG12（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: SEG12。対応バス/インターフェース: General。
57	SEG11	Digital_IO	信号端子 SEG11（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: SEG11。対応バス/インターフェース: General。
58	SEG10	Digital_IO	信号端子 SEG10（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: SEG10。対応バス/インターフェース: General。
59	SEG9	Digital_IO	信号端子 SEG9（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: SEG9。対応バス/インターフェース: General。
60	SEG8	Digital_IO	信号端子 SEG8（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: SEG8。対応バス/インターフェース: General。
61	SEG7	Digital_IO	信号端子 SEG7（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: SEG7。対応バス/インターフェース: General。
62	SEG6	Digital_IO	信号端子 SEG6（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: SEG6。対応バス/インターフェース: General。
63	SEG5	Digital_IO	信号端子 SEG5（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: SEG5。対応バス/インターフェース: General。
64	SEG4	Digital_IO	信号端子 SEG4（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: SEG4。対応バス/インターフェース: General。

4D Studio: ATXMEGA128B1-AU Permalink: /part/C220278 MICROCHIP TQFP-100(14x14)すべてのパッケージすべてのメーカー