機械寸法 & ランドパターン (SSOP-20)
データシートから抽出・IPC-7351B 準拠標準化パッケージ外形 (D × E)Nominal
7.20 × 5.30 mm
全高 (A) & ピッチ (e)IPC-7351B
A=1.85mm · e=0.65mm
パッド寸法 (W × L)Level B
0.42 × 1.60 mm
ピン数 / 総パッド数Topology
20P / 20Pad (DUAL_ROW)
推奨周辺部品 (BOM) & ピン互換代替品 (Drop-in)
標準アプリケーション回路の受動部品および 1:1 ピン互換代替型番| 部品記号 / 代替型番 | 定数 / パッケージ | 役割 & PCB レイアウトルール |
|---|---|---|
| N/A BOM | 応用回路に準拠 SSOP-20 | 定格負荷電流に応じた配線幅を確保し、IPC-2221 の絶縁沿面距離規格に準拠してください。 |
技術的なよくある質問 (FAQ) — ATTINY826-XUR (SSOP-20)
ピン配置、IPC-7351B ランドパターン寸法、CAD 出力フォーマットに関する回答ATTINY826-XUR (SSOP-20) のピン配置 (Pinout) および電源電圧仕様は？
MICROCHIP 製 ATTINY826-XUR (SSOP-20 パッケージ) は全 20 ピン構成で、ピンピッチは 0.65 mm です。主なピン：1 (VDD: 電源供給入力 (VDD — 3.3V / 5.0V Standard Logic)), 2 (PA4: マルチプレクスI/O・ペリフェラル端子 PA4 (General)), 3 (PA5: マルチプレクスI/O・ペリフェラル端子 PA5 (General)), 4 (PA6: マルチプレクスI/O・ペリフェラル端子 PA6 (General)), 5 (PA7: マルチプレクスI/O・ペリフェラル端子 PA7 (General)), 6 (PB5: マルチプレクスI/O・ペリフェラル端子 PB5 (General))。
ATTINY826-XUR の IPC-7351B 準拠 PCB フットプリント寸法は？
データシート外形図および IPC-7351B Level B (標準密度) に基づき、ATTINY826-XUR (SSOP-20) の本体外形は 5.30 × 7.20 mm、ピッチ e = 0.65 mm、合計 20 パッドで構成されています。
ATTINY826-XUR の KiCad (.kicad_mod, .kicad_sym)、Fusion 360 (.lbr)、3D STEP モデルはどこでダウンロードできますか？
このページから CERN-OHL-P-2.0 ライセンスの下で検証済みの ATTINY826-XUR (MICROCHIP, SSOP-20) CAD ライブラリパッケージ（KiCad 8、Autodesk Fusion 360 / Eagle .lbr、3D STEP AP214 & WebGL GLB）を無料で直接ダウンロードできます。
静的リファレンス付録：ピン配置表 (20 ピン) & ATTINY826 シリーズバリエーション静的テーブルを開く
| ピン番号 (Pin #) | 信号名 (Signal Name) | 電気種別 (Type) | 機能説明 & 回路設計上の注意 |
|---|---|---|---|
| 1 | VDD | Power_In | 3.3V / 5.0V Standard Logic 電源ドメインで動作する正電源入力端子 (VDD、最大定格: 5.5V) です。 |
| 2 | PA4 | Digital_IO | 信号端子 PA4（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: PA4。対応バス/インターフェース: General。 |
| 3 | PA5 | Digital_IO | 信号端子 PA5（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: PA5。対応バス/インターフェース: General。 |
| 4 | PA6 | Digital_IO | 信号端子 PA6（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: PA6。対応バス/インターフェース: General。 |
| 5 | PA7 | Digital_IO | 信号端子 PA7（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: PA7。対応バス/インターフェース: General。 |
| 6 | PB5 | Digital_IO | 信号端子 PB5（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: PB5。対応バス/インターフェース: General。 |
| 7 | PB4 | Digital_IO | 信号端子 PB4（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: PB4。対応バス/インターフェース: General。 |
| 8 | PB3 | Digital_IO | 信号端子 PB3（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: PB3。対応バス/インターフェース: General。 |
| 9 | PB2 | Digital_IO | 信号端子 PB2（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: PB2。対応バス/インターフェース: General。 |
| 10 | PB1 | Digital_IO | 信号端子 PB1（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: PB1。対応バス/インターフェース: General。 |
| 11 | PB0 | Digital_IO | 信号端子 PB0（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: PB0。対応バス/インターフェース: General。 |
| 12 | PC0 | Digital_IO | 信号端子 PC0（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: PC0。対応バス/インターフェース: General。 |
| 13 | PC1 | Digital_IO | 信号端子 PC1（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: PC1。対応バス/インターフェース: General。 |
| 14 | PC2 | Digital_IO | 信号端子 PC2（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: PC2。対応バス/インターフェース: General。 |
| 15 | PC3 | Digital_IO | 信号端子 PC3（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: PC3。対応バス/インターフェース: General。 |
| 16 | PA0 | Digital_IO | 信号端子 PA0（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: PA0。対応バス/インターフェース: General。 |
| 17 | PA1 | Digital_IO | 信号端子 PA1（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: PA1。対応バス/インターフェース: General。 |
| 18 | PA2 | Digital_IO | 信号端子 PA2（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: PA2。対応バス/インターフェース: General。 |
| 19 | PA3 | Digital_IO | 信号端子 PA3（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: PA3。対応バス/インターフェース: General。 |
| 20 | GND | GND | 内部ロジック、I/Oドライバ、アナログ回路の共通帰路となる0Vグラウンド端子 (GND) です。 |