ATTINY1634R-MU (QFN-20-EP(4x4)) — Symbol, Footprint IPC-7351B & 3D STEP Model

ATTINY1634R-MU

MICROCHIPID: C147878QFN-20-EP(4x4) · 21 引脚 · Pitch 0.50mmIPC-7351B Verified5.0 (0)
4D 同步交叉探测模式 (CROSS-PROBE)点击或悬停任意引脚,同时在原理图、PCB焊盘和3D模型上高亮展示
1. 原理图符号
U1 · ATTINY1634R-MU (QFN-20-EP(4x4))1PA62PA53PA44PA35PA26PA17PA08GND9VCC10PC511PC421EPAD20PA719PB018PB117PB216PB315PC014PC113PC212PC3Grid Pitch = 2.54mm (IEEE-315)-17.8-12.7-7.6-2.52.57.612.717.820.315.210.25.10-5.1-10.2-15.2-20.3mm
2. 2D封装焊盘
123456789101112131415161718192021E=4.00mm · Pitch e=0.50mmD=4.00mm-4-3-2-10123443210-1-2-3-4mm
3. 3D实体模型
封装外形: 4.00mm × 4.00mm · 间距 Pitch: 0.50mm · 标尺网格步距: 1.00mm实时同步 <100ms

引脚定义三维联动 (Symbol / 2D / 3D) (21/21)

点击或悬停任意引脚,同时在原理图、PCB焊盘和3D模型上高亮展示
引脚符号类型功能说明 (ZH)
1PA6I/O多功能复用 I/O 与外设引脚 PA6 (General)
2PA5I/O多功能复用 I/O 与外设引脚 PA5 (General)
3PA4I/O多功能复用 I/O 与外设引脚 PA4 (General)
4PA3I/O多功能复用 I/O 与外设引脚 PA3 (General)
5PA2I/O多功能复用 I/O 与外设引脚 PA2 (General)
6PA1I/O多功能复用 I/O 与外设引脚 PA1 (General)
7PA0I/O多功能复用 I/O 与外设引脚 PA0 (General)
8GNDGND电源参考地引脚 (GND)
9VCCPower正电源供电引脚 (VCC — 3.3V / 5.0V Standard Logic)
10PC5I/O多功能复用 I/O 与外设引脚 PC5 (General)
11PC4I/O多功能复用 I/O 与外设引脚 PC4 (General)
12PC3I/O多功能复用 I/O 与外设引脚 PC3 (General)
13PC2I/O多功能复用 I/O 与外设引脚 PC2 (General)
14PC1I/O多功能复用 I/O 与外设引脚 PC1 (General)
15PC0I/O多功能复用 I/O 与外设引脚 PC0 (General)
16PB3I/O多功能复用 I/O 与外设引脚 PB3 (General)
17PB2I/O多功能复用 I/O 与外设引脚 PB2 (General)
18PB1I/O多功能复用 I/O 与外设引脚 PB1 (General)
19PB0I/O多功能复用 I/O 与外设引脚 PB0 (General)
20PA7I/O多功能复用 I/O 与外设引脚 PA7 (General)
21EPADGND底部裸露散热焊盘与接地端 (EPAD)
PIN 1 PA6
I/O
多功能复用 I/O 与外设引脚 PA6 (General)
PCB布线建议: Signal terminal PA6 (I/O, 3.3V / 5.0V Standard Logic domain). Multiplexed alternate functions: PA6. Supported peripheral buses: General.
IPC-7351B 焊接密度与跨距 C/G/Z 调整

规格书PDF在线浏览与工程图画廊 (6 标准工程图 + 5 提取细节图)

直接在页面内查阅原厂PDF文档,或点击图纸全屏放大查看细节
在新窗口打开PDF ↗阅读规格书PDF (.pdf)
PDF VIEWER原厂官方芯片数据手册: ATTINY1634R-MU (MICROCHIP · QFN-20-EP(4x4))
可在下方嵌入阅读器中直接滚动翻页、Ctrl+F 搜索关键词或全屏放大
1. 3D真实封装照片级模型REPRESENTATIVE
ATTINY1634R-MU (QFN-20-EP(4x4)) - 1. 3D真实封装照片级模型
高精度实体渲染放大 ›
2. 标准引脚分布图 (Top View)CLEANROOM PINOUT
ATTINY1634R-MU (QFN-20-EP(4x4)) - 2. 标准引脚分布图 (Top View)
准确封装引脚分布 (21 引脚)放大 ›
3. 原厂规格书引脚图PDF PINOUT
ATTINY1634R-MU (QFN-20-EP(4x4)) - 3. 原厂规格书引脚图
无损原始引脚图放大 ›
4. 封装机械外形图 (D×E×A)PACKAGE DIMENSIONS
ATTINY1634R-MU (QFN-20-EP(4x4)) - 4. 封装机械外形图 (D×E×A)
QFN-20-EP(4x4) · 4.00×4.00mm · 节距 0.50mm放大 ›
5. 推荐PCB焊盘图LAND PATTERN
ATTINY1634R-MU (QFN-20-EP(4x4)) - 5. 推荐PCB焊盘图
IPC-7351B 焊盘 (21 Pads)放大 ›
6. 典型应用原理图SCHEMATIC
ATTINY1634R-MU (QFN-20-EP(4x4)) - 6. 典型应用原理图
Typical Application Schematic放大 ›
Datasheet 原始引脚图与技术图纸库 (5 张图纸 · 第 1/1 页)
显示第 1–5 张,共 5 张完整原图 (来自 ATTINY1634R 系列)
P2 · p02_fig011580×2167px
ATTINY1634R-MU (QFN-20-EP(4x4)) — Figure 1-1. Pinout of ATtiny1634
Figure 1-1. Pinout of ATtiny1634
P2 · p02_fig01P2
ATTINY1634R-MU (QFN-20-EP(4x4)) — Datasheet Page 2 (p02_fig01)
Datasheet Page 2 (p02_fig01)
P230 · p230_fig011383×928px
ATTINY1634R-MU (QFN-20-EP(4x4)) — Figure 24-1. Maximum Frequency vs. VCC
Figure 24-1. Maximum Frequency vs. VCC
P281 · p281_fig012025×2369px
ATTINY1634R-MU (QFN-20-EP(4x4)) — 281 ATtiny1634 [DATASHEET]
281 ATtiny1634 [DATASHEET]
P281 · p281_fig01P281
ATTINY1634R-MU (QFN-20-EP(4x4)) — Datasheet Page 281 (p281_fig01)
Datasheet Page 281 (p281_fig01)

电气参数与元器件规格详情 (ATTINY1634R-MU)

基于规格书自动提取的功能描述、封装外形尺寸、工作电压范围及外设接口 (ZH)
标准电子与连接器元件
详细概述:ATTINY1634R-MU (QFN-20-EP(4x4)) 是一款 20 引脚的标准电子与连接器元件,机械封装尺寸为 4.00 × 4.00 × 0.80 mm(引脚间距 e = 0.50 mm)。工作电压范围 1.8V ~ 5.5V (Theo Datasheet),工作温度 -40°C ~ +85°C (Industrial Grade),内置 SPI, I2C, ADC, PWM 通信接口。
工作电源电压范围V_CC / V_DD
1.8V ~ 5.5V (Theo Datasheet)
请在电源引脚 2mm 内布置 100nF + 10µF X7R 去耦电容
工作环境温度范围T_A
-40°C ~ +85°C (Industrial Grade)
工业级温度规范;最高结温 T_J(max) = +125°C
时钟与射频工作频率f_CLK / f_RF
8MHz
源自数据手册电气参数表
额定电流与功耗参数I_OUT / I_CC
I_GPIO(max) = ±20 mA / pin | I_VDD(total) ≤ 150 mA
请严格遵守单引脚最大电流限制
机械封装外廓尺寸D × E × A
4.00 × 4.00 × 0.80 mm (A1=0.03 mm)
封装类型:QFN (QFN-20-EP(4x4))
引脚总数与中心间距N / e
20 Pins | Pitch e = 0.50 mm (19.7 mil)
基于 IPC-7351B 中心距 C 数学归一化
内置外设与总线接口Buses
SPI, I2C, ADC, PWM
与原理图符号、2D 焊盘及 3D 模型四向同步
回流焊与潮敏等级规范IPC / MSL
IPC-7351B Level B | J-STD-020 (峰值 260°C) | MSL-3
底部散热焊盘采用 60% 网格钢网开窗防气泡
工程安全警示: SMT 贴片前请核对丝印层第 1 引脚斜角标识。
工程安全警示: 底部散热焊盘需通过 Ø0.3mm 散热过孔阵列连接至内层完整 GND 铜皮。

5项工业标准验证

导出文件前自动执行几何与电气校验
5/5 全部通过
IEEE-315 原理图符号21 个引脚自动按总线分组
OK
IPC-7351B 封装焊盘21 个焊盘 · 节距 0.50mm
OK
IPC-7525 60% 钢网开窗EPAD 2.60×2.60mm 网格开窗
OK
DFM 可制造性规则 (JLCPCB / PCBWay)焊盘最小间距: 0.25mm
OK
3D STEP AP214 & GLB原点完全对齐 (0,0,0)
OK

实物验证与工程师技术评价

基于规格书自动提取的功能描述、封装外形尺寸、工作电压范围及外设接口
5.00 PCB Verified

机械外形尺寸与焊盘 (Land Pattern) (QFN-20-EP(4x4))

由芯片数据手册提取并按 IPC-7351B 规范化
mm
封装本体尺寸 (D × E)Nominal
4.00 × 4.00 mm
封装高度 (A) 与引脚间距 (e)IPC-7351B
A=0.80mm · e=0.50mm
焊盘尺寸 (W × L)Level B
0.28 × 0.80 mm
引脚数 / 总焊盘数Topology
21P / 21Pad (QUAD_ROW)

推荐外围 BOM 器件与原位替代料号 (Drop-in)

标准应用电路伴随无源器件及引脚 1:1 兼容替代型号
DFM READY
位号 / 替代型号参数值 / 封装电路作用与 PCB 布局规则 (Layout Rule)
N/A
BOM
按应用电路选取
QFN-20-EP(4x4)
按额定负载电流计算走线宽度,并遵循 IPC-2221 电气间隙规范。

工程技术常见问题 (FAQ) — ATTINY1634R-MU (QFN-20-EP(4x4))

关于引脚定义、IPC-7351B 焊盘尺寸及 CAD 格式导出的快速解答
IPC-7351B / IEEE-315

ATTINY1634R-MU (QFN-20-EP(4x4)) 的引脚排列 (Pinout) 与供电电压参数是什么?

MICROCHIP 生产的 ATTINY1634R-MU 采用 QFN-20-EP(4x4) 封装,共 21 脚,引脚间距 0.50 mm。主要引脚包括:1 (PA6: 多功能复用 I/O 与外设引脚 PA6 (General)), 2 (PA5: 多功能复用 I/O 与外设引脚 PA5 (General)), 3 (PA4: 多功能复用 I/O 与外设引脚 PA4 (General)), 4 (PA3: 多功能复用 I/O 与外设引脚 PA3 (General)), 5 (PA2: 多功能复用 I/O 与外设引脚 PA2 (General)), 6 (PA1: 多功能复用 I/O 与外设引脚 PA1 (General))。

ATTINY1634R-MU 的 IPC-7351B 标准 PCB 封装焊盘尺寸是多少?

依据数据手册机械尺寸及 IPC-7351B Level B (中等密度) 规范,ATTINY1634R-MU (QFN-20-EP(4x4)) 本体轮廓为 4.00 × 4.00 mm,引脚间距 e = 0.50 mm,共计 21 个铜箔焊盘,附带中心散热焊盘 (EPAD) 2.60 × 2.60 mm (遵循 IPC-7525 60% 钢网开窗)。

哪里可以下载 ATTINY1634R-MU 的 KiCad (.kicad_mod, .kicad_sym)、Fusion 360 (.lbr) 与 3D STEP 模型?

您可以在本页面免费下载基于 CERN-OHL-P-2.0 开源硬件协议且通过几何校验的 ATTINY1634R-MU (MICROCHIP, QFN-20-EP(4x4)) 完整 CAD 库,包含 KiCad 8 封装、原理图符号、Fusion 360 / Eagle (.lbr) 以及 3D STEP AP214 / WebGL GLB 模型。

静态索引附录:引脚分配表 (21 脚) 与 ATTINY1634R 系列同族变体展开静态数据表
引脚编号 (Pin #)信号名称 (Signal Name)电气类型 (Type)功能说明与 PCB 设计建议
1PA6Digital_IO信号引脚 PA6(方向:I/O,电压域:3.3V / 5.0V Standard Logic)。复用功能 (Alternate Functions):PA6。支持总线接口:General。
2PA5Digital_IO信号引脚 PA5(方向:I/O,电压域:3.3V / 5.0V Standard Logic)。复用功能 (Alternate Functions):PA5。支持总线接口:General。
3PA4Digital_IO信号引脚 PA4(方向:I/O,电压域:3.3V / 5.0V Standard Logic)。复用功能 (Alternate Functions):PA4。支持总线接口:General。
4PA3Digital_IO信号引脚 PA3(方向:I/O,电压域:3.3V / 5.0V Standard Logic)。复用功能 (Alternate Functions):PA3。支持总线接口:General。
5PA2Digital_IO信号引脚 PA2(方向:I/O,电压域:3.3V / 5.0V Standard Logic)。复用功能 (Alternate Functions):PA2。支持总线接口:General。
6PA1Digital_IO信号引脚 PA1(方向:I/O,电压域:3.3V / 5.0V Standard Logic)。复用功能 (Alternate Functions):PA1。支持总线接口:General。
7PA0Digital_IO信号引脚 PA0(方向:I/O,电压域:3.3V / 5.0V Standard Logic)。复用功能 (Alternate Functions):PA0。支持总线接口:General。
8GNDGND0V 接地回路引脚 (GND),用于芯片内部核心逻辑、I/O 驱动器及模拟电路参考地。
9VCCPower_In主供电输入引脚 (VCC),工作电压域:3.3V / 5.0V Standard Logic(最高耐压:5.5V)。
10PC5Digital_IO信号引脚 PC5(方向:I/O,电压域:3.3V / 5.0V Standard Logic)。复用功能 (Alternate Functions):PC5。支持总线接口:General。
11PC4Digital_IO信号引脚 PC4(方向:I/O,电压域:3.3V / 5.0V Standard Logic)。复用功能 (Alternate Functions):PC4。支持总线接口:General。
12PC3Digital_IO信号引脚 PC3(方向:I/O,电压域:3.3V / 5.0V Standard Logic)。复用功能 (Alternate Functions):PC3。支持总线接口:General。
13PC2Digital_IO信号引脚 PC2(方向:I/O,电压域:3.3V / 5.0V Standard Logic)。复用功能 (Alternate Functions):PC2。支持总线接口:General。
14PC1Digital_IO信号引脚 PC1(方向:I/O,电压域:3.3V / 5.0V Standard Logic)。复用功能 (Alternate Functions):PC1。支持总线接口:General。
15PC0Digital_IO信号引脚 PC0(方向:I/O,电压域:3.3V / 5.0V Standard Logic)。复用功能 (Alternate Functions):PC0。支持总线接口:General。
16PB3Digital_IO信号引脚 PB3(方向:I/O,电压域:3.3V / 5.0V Standard Logic)。复用功能 (Alternate Functions):PB3。支持总线接口:General。
17PB2Digital_IO信号引脚 PB2(方向:I/O,电压域:3.3V / 5.0V Standard Logic)。复用功能 (Alternate Functions):PB2。支持总线接口:General。
18PB1Digital_IO信号引脚 PB1(方向:I/O,电压域:3.3V / 5.0V Standard Logic)。复用功能 (Alternate Functions):PB1。支持总线接口:General。
19PB0Digital_IO信号引脚 PB0(方向:I/O,电压域:3.3V / 5.0V Standard Logic)。复用功能 (Alternate Functions):PB0。支持总线接口:General。
20PA7Digital_IO信号引脚 PA7(方向:I/O,电压域:3.3V / 5.0V Standard Logic)。复用功能 (Alternate Functions):PA7。支持总线接口:General。
21EPADGND芯片底部裸露散热焊盘 (EPAD),提供核心热量导出通道及低电感 0V 接地回路。