ChipDocs.org
⌘K
2284 BAUTEILEPDF hochladen
ATMEGA64RFR2-ZU (QFN-64-EP(9x9)) — Symbol, Footprint IPC-7351B & 3D STEP Model

ATMEGA64RFR2-ZU

MICROCHIPID: C1558308QFN-64-EP(9x9) · 65 Pins · Pitch 0.50mmIPC-7351B Verified5.0 (0)
SYNCHRONISIERTER 4D-CROSS-PROBE-MODUSKlicken oder berühren Sie einen Pin, um ihn zeitgleich in Symbol, Footprint und 3D hervorzuheben
1. SCHALTPLANSYMBOL
U1 · ATMEGA64RFR2-ZU (QFN-64-EP(9x9))1DIEOV2[PF3:ADC3:DI3[PF4:ADC4:TC4[PF5:ADC5:TM5[PF6:ADC6:TD6[PF7:ADC7:TD7[AVSS_RFP]8[RFP]9[RFN]10[AVSS_RFN]11[TST]12[RSTN]13[RSTON]14[PG0:DIG3]15[PG1:DIG1]16[PG2:AMR]17[PG3:TOSC2]18[PG4:TOSC1]19[PG5:OC0B]20[DVSS:DSVSS]21[DVDD]22[DVDD]23[DEVDD]24[DVSS]25[PD0:SCL:INT26[PD1:SDA:INT27[PD2:RXD1:IN28[PD3:TXD1:IN29[PD4:ICP1]30[PD5:XCK1]31[PD6:T1]32[PD7:T0]33[CLKI]65[AVSS]64[PF1:ADC1]63[PF0:ADC0]62[AREF]61[AVSS]60[AVDD]59[EVDD]58[AVSS:ASVSS]57[XTAL1]56[XTAL2]55[DVSS]54[DEVDD]53[PE7:ICP3:IN52[PE6:T3:INT651[PE5:OC3C:IN50[PE4:OC3B:IN49[PE3:OC3A:AI48[PE2:XCK0:AI47[PE1:TXD0]46[PE0:RXD0:PC45[DVSS]44[DEVDD]43[PB7:OC0A:OC42[PB6:OC1B:PC41[PB5:OC1A:PC40[PB4:OC2A:PC39[PB3:MISO:PD38[PB2:MOSI:PD37[PB1:SCK:PCI36[PB0:SSN:PCI35[DVSS]34[DEVDD]Grid Pitch = 2.54mm (IEEE-315)-17.8-12.7-7.6-2.52.57.612.717.848.343.238.133.027.922.917.812.77.62.5-2.5-7.6-12.7-17.8-22.9-27.9-33.0-38.1-43.2-48.3mm
2. 2D-FOOTPRINT
1234567891011121314151617181920212223242526272829303132333435363738394041424344454647484950515253545556575859606162636465E=9.00mm · Pitch e=0.50mmD=9.00mm-7-5-3-113577531-1-3-5-7mm
3. 3D-MODELL
Gehäusekörper: 9.00mm × 9.00mm · Raster: 0.50mm · Linealschritt: 1.00mmSynchronisiert <100ms

Synchronisierte Pinbelegung (Symbol / 2D / 3D) (65/65)

Klicken oder berühren Sie einen Pin, um ihn zeitgleich in Symbol, Footprint und 3D hervorzuheben
PinSymbolTypFunktionsbeschreibung (DE)
1DIEOVI/OMultiplex-I/O- & Peripherie-Pin DIEOV (General)
2[PF3:ADC3:DIG4]I/OMultiplex-I/O- & Peripherie-Pin [PF3:ADC3:DIG4] (ADC)
3[PF4:ADC4:TCK]I/OMultiplex-I/O- & Peripherie-Pin [PF4:ADC4:TCK] (ADC)
4[PF5:ADC5:TMS]I/OMultiplex-I/O- & Peripherie-Pin [PF5:ADC5:TMS] (ADC)
5[PF6:ADC6:TDO]I/OMultiplex-I/O- & Peripherie-Pin [PF6:ADC6:TDO] (ADC)
6[PF7:ADC7:TDI]I/OMultiplex-I/O- & Peripherie-Pin [PF7:ADC7:TDI] (ADC)
7[AVSS_RFP]GNDMasseanschluss ([AVSS_RFP])
8[RFP]I/OMultiplex-I/O- & Peripherie-Pin [RFP] (General)
9[RFN]I/OMultiplex-I/O- & Peripherie-Pin [RFN] (General)
10[AVSS_RFN]GNDMasseanschluss ([AVSS_RFN])
11[TST]I/OMultiplex-I/O- & Peripherie-Pin [TST] (General)
12[RSTN]I/OMultiplex-I/O- & Peripherie-Pin [RSTN] (General)
13[RSTON]I/OMultiplex-I/O- & Peripherie-Pin [RSTON] (General)
14[PG0:DIG3]I/OMultiplex-I/O- & Peripherie-Pin [PG0:DIG3] (General)
15[PG1:DIG1]I/OMultiplex-I/O- & Peripherie-Pin [PG1:DIG1] (General)
16[PG2:AMR]I/OMultiplex-I/O- & Peripherie-Pin [PG2:AMR] (General)
17[PG3:TOSC2]I/OMultiplex-I/O- & Peripherie-Pin [PG3:TOSC2] (General)
18[PG4:TOSC1]I/OMultiplex-I/O- & Peripherie-Pin [PG4:TOSC1] (General)
19[PG5:OC0B]I/OMultiplex-I/O- & Peripherie-Pin [PG5:OC0B] (PWM)
20[DVSS:DSVSS]GNDMasseanschluss ([DVSS:DSVSS])
21[DVDD]PowerVersorgungsspannungseingang ([DVDD] — 1.8V ~ 5.5V VCC)
22[DVDD]PowerVersorgungsspannungseingang ([DVDD] — 1.8V ~ 5.5V VCC)
23[DEVDD]PowerVersorgungsspannungseingang ([DEVDD] — 1.8V ~ 5.5V VCC)
24[DVSS]GNDMasseanschluss ([DVSS])
25[PD0:SCL:INT0]I/OMultiplex-I/O- & Peripherie-Pin [PD0:SCL:INT0] (I2C)
26[PD1:SDA:INT1]I/OMultiplex-I/O- & Peripherie-Pin [PD1:SDA:INT1] (I2C)
27[PD2:RXD1:INT2]I/OMultiplex-I/O- & Peripherie-Pin [PD2:RXD1:INT2] (UART)
28[PD3:TXD1:INT3]I/OMultiplex-I/O- & Peripherie-Pin [PD3:TXD1:INT3] (UART)
29[PD4:ICP1]I/OMultiplex-I/O- & Peripherie-Pin [PD4:ICP1] (General)
30[PD5:XCK1]I/OMultiplex-I/O- & Peripherie-Pin [PD5:XCK1] (General)
31[PD6:T1]I/OMultiplex-I/O- & Peripherie-Pin [PD6:T1] (General)
32[PD7:T0]I/OMultiplex-I/O- & Peripherie-Pin [PD7:T0] (General)
33[CLKI]I/OMultiplex-I/O- & Peripherie-Pin [CLKI] (General)
34[DEVDD]PowerVersorgungsspannungseingang ([DEVDD] — 1.8V ~ 5.5V VCC)
35[DVSS]GNDMasseanschluss ([DVSS])
36[PB0:SSN:PCINT0]I/OMultiplex-I/O- & Peripherie-Pin [PB0:SSN:PCINT0] (General)
37[PB1:SCK:PCINT1]I/OMultiplex-I/O- & Peripherie-Pin [PB1:SCK:PCINT1] (SPI)
38[PB2:MOSI:PDI:PCINT2]I/OMultiplex-I/O- & Peripherie-Pin [PB2:MOSI:PDI:PCINT2] (SPI)
39[PB3:MISO:PDO:PCINT3]I/OMultiplex-I/O- & Peripherie-Pin [PB3:MISO:PDO:PCINT3] (SPI)
40[PB4:OC2A:PCINT4]I/OMultiplex-I/O- & Peripherie-Pin [PB4:OC2A:PCINT4] (PWM)
41[PB5:OC1A:PCINT5]I/OMultiplex-I/O- & Peripherie-Pin [PB5:OC1A:PCINT5] (PWM)
42[PB6:OC1B:PCINT6]I/OMultiplex-I/O- & Peripherie-Pin [PB6:OC1B:PCINT6] (PWM)
43[PB7:OC0A:OC1C:PCINT7]I/OMultiplex-I/O- & Peripherie-Pin [PB7:OC0A:OC1C:PCINT7] (PWM)
44[DEVDD]PowerVersorgungsspannungseingang ([DEVDD] — 1.8V ~ 5.5V VCC)
45[DVSS]GNDMasseanschluss ([DVSS])
46[PE0:RXD0:PCINT8]I/OMultiplex-I/O- & Peripherie-Pin [PE0:RXD0:PCINT8] (UART)
47[PE1:TXD0]I/OMultiplex-I/O- & Peripherie-Pin [PE1:TXD0] (UART)
48[PE2:XCK0:AIN0]I/OMultiplex-I/O- & Peripherie-Pin [PE2:XCK0:AIN0] (ADC)
49[PE3:OC3A:AIN1]I/OMultiplex-I/O- & Peripherie-Pin [PE3:OC3A:AIN1] (ADC, PWM)
50[PE4:OC3B:INT4]I/OMultiplex-I/O- & Peripherie-Pin [PE4:OC3B:INT4] (PWM)
51[PE5:OC3C:INT5]I/OMultiplex-I/O- & Peripherie-Pin [PE5:OC3C:INT5] (General)
52[PE6:T3:INT6]I/OMultiplex-I/O- & Peripherie-Pin [PE6:T3:INT6] (General)
53[PE7:ICP3:INT7:CLKO]I/OMultiplex-I/O- & Peripherie-Pin [PE7:ICP3:INT7:CLKO] (General)
54[DEVDD]PowerVersorgungsspannungseingang ([DEVDD] — 1.8V ~ 5.5V VCC)
55[DVSS]GNDMasseanschluss ([DVSS])
56[XTAL2]I/OMultiplex-I/O- & Peripherie-Pin [XTAL2] (RTC/CLK)
57[XTAL1]I/OMultiplex-I/O- & Peripherie-Pin [XTAL1] (RTC/CLK)
58[AVSS:ASVSS]GNDMasseanschluss ([AVSS:ASVSS])
59[EVDD]PowerVersorgungsspannungseingang ([EVDD] — 1.8V ~ 5.5V VCC)
60[AVDD]PowerVersorgungsspannungseingang ([AVDD] — 1.8V ~ 5.5V VCC)
61[AVSS]GNDMasseanschluss ([AVSS])
62[AREF]I/OMultiplex-I/O- & Peripherie-Pin [AREF] (ADC)
63[PF0:ADC0]I/OMultiplex-I/O- & Peripherie-Pin [PF0:ADC0] (ADC)
64[PF1:ADC1]I/OMultiplex-I/O- & Peripherie-Pin [PF1:ADC1] (ADC)
65[AVSS]GNDFreiliegendes Thermal- & Masse-Pad ([AVSS])
PIN 1 DIEOV
I/O
Multiplex-I/O- & Peripherie-Pin DIEOV (General)
Designhinweis: Signal terminal DIEOV (I/O, 1.8V ~ 5.5V VCC domain). Multiplexed alternate functions: DIEOV. Supported peripheral buses: General.
IPC-7351B Lötdichte & Spannweite C/G/Z Konfigurator

Live-PDF-Datenblatt-Viewer & Technische Zeichnungen (6 Standardzeichnungen + 8 Extrahierte Abbildungen)

Original-Datenblatt direkt im Browser lesen oder Zeichnungen im Vollbildmodus vergrößern
PDF in neuem Fenster öffnen ↗PDF-Datenblatt lesen (.pdf)
PDF VIEWEROffizielles Datenblatt: ATMEGA64RFR2-ZU (MICROCHIP · QFN-64-EP(9x9))
Im eingebetteten PDF-Viewer unten scrollen, suchen (Strg+F) oder vergrößern
1. Reales 3D-GehäusemodellREPRESENTATIVE
ATMEGA64RFR2-ZU (QFN-64-EP(9x9)) - 1. Reales 3D-Gehäusemodell
Detaillierter 3D-VolumenkörperVergrößern ›
2. Standard-Pinbelegung (Draufsicht)CLEANROOM PINOUT
ATMEGA64RFR2-ZU (QFN-64-EP(9x9)) - 2. Standard-Pinbelegung (Draufsicht)
Konforme Pinanordnung (65 Pins)Vergrößern ›
3. Original-Datenblatt-PinoutPDF PINOUT
ATMEGA64RFR2-ZU (QFN-64-EP(9x9)) - 3. Original-Datenblatt-Pinout
Unbeschnittenes DatenblattdiagrammVergrößern ›
4. Gehäuseabmessungen (D×E×A)PACKAGE DIMENSIONS
ATMEGA64RFR2-ZU (QFN-64-EP(9x9)) - 4. Gehäuseabmessungen (D×E×A)
QFN-64-EP(9x9) · 9.00×9.00mm · Raster 0.50mmVergrößern ›
5. Empfohlener PCB-FootprintLAND PATTERN
ATMEGA64RFR2-ZU (QFN-64-EP(9x9)) - 5. Empfohlener PCB-Footprint
IPC-7351B Land Pattern (65 Pads)Vergrößern ›
6. Typische ApplikationsschaltungSCHEMATIC
ATMEGA64RFR2-ZU (QFN-64-EP(9x9)) - 6. Typische Applikationsschaltung
Typical Application SchematicVergrößern ›
Originale Datenblatt-Pinouts & Technische Zeichnungen (8 Abb. · Seite 1/1)
Zeige 1–8 von 8 unbeschnittenen Originalzeichnungen für ATMEGA64RFR2
P1 · p01_fig012138×2590px
ATMEGA64RFR2-ZU (QFN-64-EP(9x9)) — 1
1
P2 · p02_fig011642×1288px
ATMEGA64RFR2-ZU (QFN-64-EP(9x9)) — Figure 1-1. Pinout ATmega256/128/64RFR2
Figure 1-1. Pinout ATmega256/128/64RFR2
P2 · p02_fig01P2
ATMEGA64RFR2-ZU (QFN-64-EP(9x9)) — Datasheet Page 2 (p02_fig01)
Datasheet Page 2 (p02_fig01)
P87 · p87_fig011102×855px
ATMEGA64RFR2-ZU (QFN-64-EP(9x9)) — Figure 9-26. Simplified XOSC Schematic with External Components
Figure 9-26. Simplified XOSC Schematic with External Components
P540 · p540_fig011282×1274px
ATMEGA64RFR2-ZU (QFN-64-EP(9x9)) — Figure 32-1. Basic Application schematic (64-pin package)
Figure 32-1. Basic Application schematic (64-pin package)
P540 · p540_fig01P540
ATMEGA64RFR2-ZU (QFN-64-EP(9x9)) — Datasheet Page 540 (p540_fig01)
Datasheet Page 540 (p540_fig01)
P597 · p597_fig012056×2486px
ATMEGA64RFR2-ZU (QFN-64-EP(9x9)) — 597
597
P597 · p597_fig01P597
ATMEGA64RFR2-ZU (QFN-64-EP(9x9)) — Datasheet Page 597 (p597_fig01)
Datasheet Page 597 (p597_fig01)

Elektrische Spezifikationen & Bauteildetails (ATMEGA64RFR2-ZU)

Automatisch aus dem Datenblatt extrahierte Funktionsbeschreibung, Abmessungen, Betriebsspannungsbereich und Schnittstellen (DE)
Eingebetteter Mikrocontroller (MCU)
Detaillierte Übersicht:ATMEGA64RFR2-ZU (QFN-64-EP(9x9)) ist ein 64-poliges Eingebetteter Mikrocontroller (MCU) mit den Gehäuseabmessungen 9.00 × 9.00 × 0.90 mm (Pin-Raster e = 0.50 mm). Ausgelegt für 1.8V ~ 5.5V Versorgungsspannung, -40°C to 125°C Temperaturbereich und UART, SPI, I2C, ADC, PWM, JTAG / SWD, RTC/CLK Schnittstellen.
BetriebsversorgungsspannungV_CC / V_DD
1.8V ~ 5.5V
100nF + 10µF X7R Stützkondensatoren < 2mm am Versorgungspin platzieren
UmgebungstemperaturbereichT_A
-40°C to 125°C
Industrieller Temperaturbereich; T_J(max) = +125°C
Takt- & Funkfrequenzf_CLK / f_RF
2.4GHz
Aus offiziellen PDF-Datenblatttabellen extrahiert
Strom- & LeistungsdatenI_OUT / I_CC
I_GPIO(max) = ±20 mA / pin | I_VDD(total) ≤ 150 mA
65 5V-tolerante (FT) Pins erkannt
Gehäuseabmessungen (D × E × A)D × E × A
9.00 × 9.00 × 0.90 mm (A1=0.03 mm)
Gehäusefamilie: QFN (QFN-64-EP(9x9))
Pinanzahl & RastermaßN / e
64 Pins | Pitch e = 0.50 mm (19.7 mil)
Nach IPC-7351B Mittenabstand C normalisiert
Integrierte BusschnittstellenBuses
UART, SPI, I2C, ADC, PWM, JTAG / SWD, RTC/CLK
4-Wege-Synchronisation (Symbol ↔ Pinout ↔ 2D ↔ 3D)
Lötprofil & FeuchteempfindlichkeitIPC / MSL
IPC-7351B Level B | J-STD-020 (Peak 260°C) | MSL-3
60% Pastenmasken-Segmentierung auf dem Thermal-Pad
Technischer Sicherheitshinweis: Vor der SMT-Bestückung die Pin-1-Markierung auf dem Bestückungsdruck prüfen.
Technischer Sicherheitshinweis: Thermal-Pad über Ø0.3mm Thermodurchkontaktierungen niederimpedant an die GND-Lage anbinden.

5-Punkte-Industriestandardprüfung

Automatische Geometrie- und Regelprüfung vor dem Dateiexport
5/5 BESTANDEN
IEEE-315 Symbol65 Pins automatisch nach Bussen gruppiert
OK
IPC-7351B Footprint65 Pads · Raster 0.50mm
OK
IPC-7525 60% LotpastenfensterEPAD 5.65×4.75mm Gitterteilung
OK
DFM-Fertigungsregeln (JLCPCB / PCBWay)Min. Pad-Abstand: 0.25mm
OK
3D STEP AP214 & GLBKoordinatenursprung deckungsgleich (0,0,0)
OK

Praxisverifikation & Ingenieurbewertungen

Automatisch aus dem Datenblatt extrahierte Funktionsbeschreibung, Abmessungen, Betriebsspannungsbereich und Schnittstellen
5.00 PCB Verified

Mechanische Abmessungen & Land Pattern (QFN-64-EP(9x9))

Aus dem Datenblatt extrahiert & nach IPC-7351B normiert
mm
Gehäusekörper (D × E)Nominal
9.00 × 9.00 mm
Höhe (A) & Raster (e)IPC-7351B
A=0.90mm · e=0.50mm
Pad-Abmessungen (W × L)Level B
0.28 × 0.80 mm
Pins / Gesamt-PadsTopology
65P / 65Pad (QUAD_ROW)

Empfohlene Peripherie-BOM & Pin-kompatible Ersatztypen (Drop-in)

Passive Begleitbauteile gemäß Referenzschaltung sowie 1:1 pin-kompatible Alternativen
DFM READY
Bauteilbezeichner / Ersatz-MPNWert / GehäuseFunktion & PCB-Layout-Regel
N/A
BOM
Per application circuit
QFN-64-EP(9x9)
Leiterbahnbreiten für Nennstrom dimensionieren und IPC-2221 Isolationsabstände einhalten.

Häufig gestellte technische Fragen (FAQ) — ATMEGA64RFR2-ZU (QFN-64-EP(9x9))

Schnellantworten zu Pinbelegung, IPC-7351B Land-Pattern-Abmessungen und CAD-Exportformaten
IPC-7351B / IEEE-315

Wie lautet die Pinbelegung (Pinout) und Versorgungsspannung des ATMEGA64RFR2-ZU (QFN-64-EP(9x9))?

Das Bauteil ATMEGA64RFR2-ZU von MICROCHIP im QFN-64-EP(9x9)-Gehäuse besitzt 65 Pins mit einem Rastermaß (Pitch) von 0.50 mm. Wichtige Pins: 1 (DIEOV: Multiplex-I/O- & Peripherie-Pin DIEOV (General)), 2 ([PF3:ADC3:DIG4]: Multiplex-I/O- & Peripherie-Pin [PF3:ADC3:DIG4] (ADC)), 3 ([PF4:ADC4:TCK]: Multiplex-I/O- & Peripherie-Pin [PF4:ADC4:TCK] (ADC)), 4 ([PF5:ADC5:TMS]: Multiplex-I/O- & Peripherie-Pin [PF5:ADC5:TMS] (ADC)), 5 ([PF6:ADC6:TDO]: Multiplex-I/O- & Peripherie-Pin [PF6:ADC6:TDO] (ADC)), 6 ([PF7:ADC7:TDI]: Multiplex-I/O- & Peripherie-Pin [PF7:ADC7:TDI] (ADC)).

Welche IPC-7351B Land-Pattern-Abmessungen hat der ATMEGA64RFR2-ZU?

Gemäß Datenblatt und IPC-7351B (Density Level B Nominal) betragen die Gehäusemaße des ATMEGA64RFR2-ZU (QFN-64-EP(9x9)) 9.00 × 9.00 mm bei einem Pitch e = 0.50 mm und 65 Kupfer-Pads sowie einem zentralen Thermal Pad (EPAD) von 5.65 × 4.75 mm mit 60% Pastenfenster nach IPC-7525.

Wo können KiCad (.kicad_mod, .kicad_sym), Fusion 360 (.lbr) und 3D-STEP-Modelle für ATMEGA64RFR2-ZU heruntergeladen werden?

Auf dieser Seite können Sie das vollständig verifizierte CAD-Bibliothekspaket für ATMEGA64RFR2-ZU (MICROCHIP, QFN-64-EP(9x9)) unter der Open-Hardware-Lizenz CERN-OHL-P-2.0 kostenlos herunterladen: KiCad 8 Footprint (.kicad_mod), Schaltplansymbol (.kicad_sym), Fusion 360 / Eagle (.lbr) und 3D STEP AP214 / WebGL GLB.

Statischer Referenzanhang: Pinbelegungstabelle (65 Pins) & ATMEGA64RFR2 VariantenStatische Tabelle aufklappen
Pin-Nr.SignalnameElektrischer TypFunktionsbeschreibung & Schaltungshinweise
1DIEOVDigital_IOSignalanschluss DIEOV (Richtung: I/O, Spannungsbereich: 1.8V ~ 5.5V VCC). Alternative Multiplex-Funktionen: DIEOV. Unterstützte Bus-Schnittstellen: General.
2[PF3:ADC3:DIG4]AnalogSignalanschluss [PF3:ADC3:DIG4] (Richtung: I/O, Spannungsbereich: 1.8V ~ 5.5V VCC). Alternative Multiplex-Funktionen: [PF3:ADC3:DIG4]. Unterstützte Bus-Schnittstellen: ADC.
3[PF4:ADC4:TCK]AnalogSignalanschluss [PF4:ADC4:TCK] (Richtung: I/O, Spannungsbereich: 1.8V ~ 5.5V VCC). Alternative Multiplex-Funktionen: [PF4:ADC4:TCK]. Unterstützte Bus-Schnittstellen: ADC.
4[PF5:ADC5:TMS]AnalogSignalanschluss [PF5:ADC5:TMS] (Richtung: I/O, Spannungsbereich: 1.8V ~ 5.5V VCC). Alternative Multiplex-Funktionen: [PF5:ADC5:TMS]. Unterstützte Bus-Schnittstellen: ADC.
5[PF6:ADC6:TDO]AnalogSignalanschluss [PF6:ADC6:TDO] (Richtung: I/O, Spannungsbereich: 1.8V ~ 5.5V VCC). Alternative Multiplex-Funktionen: [PF6:ADC6:TDO]. Unterstützte Bus-Schnittstellen: ADC.
6[PF7:ADC7:TDI]AnalogSignalanschluss [PF7:ADC7:TDI] (Richtung: I/O, Spannungsbereich: 1.8V ~ 5.5V VCC). Alternative Multiplex-Funktionen: [PF7:ADC7:TDI]. Unterstützte Bus-Schnittstellen: ADC.
7[AVSS_RFP]GNDElektrischer 0V-Masserückführungsanschluss ([AVSS_RFP]) für Kernlogik, I/O-Treiber und Analogblöcke.
8[RFP]RF_50OhmSignalanschluss [RFP] (Richtung: I/O, Spannungsbereich: 1.8V ~ 5.5V VCC). Alternative Multiplex-Funktionen: [RFP]. Unterstützte Bus-Schnittstellen: General.
9[RFN]RF_50OhmSignalanschluss [RFN] (Richtung: I/O, Spannungsbereich: 1.8V ~ 5.5V VCC). Alternative Multiplex-Funktionen: [RFN]. Unterstützte Bus-Schnittstellen: General.
10[AVSS_RFN]GNDElektrischer 0V-Masserückführungsanschluss ([AVSS_RFN]) für Kernlogik, I/O-Treiber und Analogblöcke.
11[TST]Digital_IOSignalanschluss [TST] (Richtung: I/O, Spannungsbereich: 1.8V ~ 5.5V VCC). Alternative Multiplex-Funktionen: [TST]. Unterstützte Bus-Schnittstellen: General.
12[RSTN]Digital_IOSignalanschluss [RSTN] (Richtung: I/O, Spannungsbereich: 1.8V ~ 5.5V VCC). Alternative Multiplex-Funktionen: [RSTN]. Unterstützte Bus-Schnittstellen: General.
13[RSTON]Digital_IOSignalanschluss [RSTON] (Richtung: I/O, Spannungsbereich: 1.8V ~ 5.5V VCC). Alternative Multiplex-Funktionen: [RSTON]. Unterstützte Bus-Schnittstellen: General.
14[PG0:DIG3]Digital_IOSignalanschluss [PG0:DIG3] (Richtung: I/O, Spannungsbereich: 1.8V ~ 5.5V VCC). Alternative Multiplex-Funktionen: [PG0:DIG3]. Unterstützte Bus-Schnittstellen: General.
15[PG1:DIG1]Digital_IOSignalanschluss [PG1:DIG1] (Richtung: I/O, Spannungsbereich: 1.8V ~ 5.5V VCC). Alternative Multiplex-Funktionen: [PG1:DIG1]. Unterstützte Bus-Schnittstellen: General.
16[PG2:AMR]Digital_IOSignalanschluss [PG2:AMR] (Richtung: I/O, Spannungsbereich: 1.8V ~ 5.5V VCC). Alternative Multiplex-Funktionen: [PG2:AMR]. Unterstützte Bus-Schnittstellen: General.
17[PG3:TOSC2]Digital_IOSignalanschluss [PG3:TOSC2] (Richtung: I/O, Spannungsbereich: 1.8V ~ 5.5V VCC). Alternative Multiplex-Funktionen: [PG3:TOSC2]. Unterstützte Bus-Schnittstellen: General.
18[PG4:TOSC1]Digital_IOSignalanschluss [PG4:TOSC1] (Richtung: I/O, Spannungsbereich: 1.8V ~ 5.5V VCC). Alternative Multiplex-Funktionen: [PG4:TOSC1]. Unterstützte Bus-Schnittstellen: General.
19[PG5:OC0B]Digital_IOSignalanschluss [PG5:OC0B] (Richtung: I/O, Spannungsbereich: 1.8V ~ 5.5V VCC). Alternative Multiplex-Funktionen: [PG5:OC0B]. Unterstützte Bus-Schnittstellen: PWM.
20[DVSS:DSVSS]GNDElektrischer 0V-Masserückführungsanschluss ([DVSS:DSVSS]) für Kernlogik, I/O-Treiber und Analogblöcke.
21[DVDD]Power_InPositiver Versorgungseingang ([DVDD]) im Spannungsbereich 1.8V ~ 5.5V VCC (Max. 6.0V).
22[DVDD]Power_InPositiver Versorgungseingang ([DVDD]) im Spannungsbereich 1.8V ~ 5.5V VCC (Max. 6.0V).
23[DEVDD]Power_InPositiver Versorgungseingang ([DEVDD]) im Spannungsbereich 1.8V ~ 5.5V VCC (Max. 6.0V).
24[DVSS]GNDElektrischer 0V-Masserückführungsanschluss ([DVSS]) für Kernlogik, I/O-Treiber und Analogblöcke.
25[PD0:SCL:INT0]Digital_IOSignalanschluss [PD0:SCL:INT0] (Richtung: I/O, Spannungsbereich: 1.8V ~ 5.5V VCC). Alternative Multiplex-Funktionen: [PD0:SCL:INT0]. Unterstützte Bus-Schnittstellen: I2C.
26[PD1:SDA:INT1]Digital_IOSignalanschluss [PD1:SDA:INT1] (Richtung: I/O, Spannungsbereich: 1.8V ~ 5.5V VCC). Alternative Multiplex-Funktionen: [PD1:SDA:INT1]. Unterstützte Bus-Schnittstellen: I2C.
27[PD2:RXD1:INT2]Digital_IOSignalanschluss [PD2:RXD1:INT2] (Richtung: I/O, Spannungsbereich: 1.8V ~ 5.5V VCC). Alternative Multiplex-Funktionen: [PD2:RXD1:INT2]. Unterstützte Bus-Schnittstellen: UART.
28[PD3:TXD1:INT3]Digital_IOSignalanschluss [PD3:TXD1:INT3] (Richtung: I/O, Spannungsbereich: 1.8V ~ 5.5V VCC). Alternative Multiplex-Funktionen: [PD3:TXD1:INT3]. Unterstützte Bus-Schnittstellen: UART.
29[PD4:ICP1]Digital_IOSignalanschluss [PD4:ICP1] (Richtung: I/O, Spannungsbereich: 1.8V ~ 5.5V VCC). Alternative Multiplex-Funktionen: [PD4:ICP1]. Unterstützte Bus-Schnittstellen: General.
30[PD5:XCK1]Digital_IOSignalanschluss [PD5:XCK1] (Richtung: I/O, Spannungsbereich: 1.8V ~ 5.5V VCC). Alternative Multiplex-Funktionen: [PD5:XCK1]. Unterstützte Bus-Schnittstellen: General.
31[PD6:T1]Digital_IOSignalanschluss [PD6:T1] (Richtung: I/O, Spannungsbereich: 1.8V ~ 5.5V VCC). Alternative Multiplex-Funktionen: [PD6:T1]. Unterstützte Bus-Schnittstellen: General.
32[PD7:T0]Digital_IOSignalanschluss [PD7:T0] (Richtung: I/O, Spannungsbereich: 1.8V ~ 5.5V VCC). Alternative Multiplex-Funktionen: [PD7:T0]. Unterstützte Bus-Schnittstellen: General.
33[CLKI]Digital_IOSignalanschluss [CLKI] (Richtung: I/O, Spannungsbereich: 1.8V ~ 5.5V VCC). Alternative Multiplex-Funktionen: [CLKI]. Unterstützte Bus-Schnittstellen: General.
34[DEVDD]Power_InPositiver Versorgungseingang ([DEVDD]) im Spannungsbereich 1.8V ~ 5.5V VCC (Max. 6.0V).
35[DVSS]GNDElektrischer 0V-Masserückführungsanschluss ([DVSS]) für Kernlogik, I/O-Treiber und Analogblöcke.
36[PB0:SSN:PCINT0]Digital_IOSignalanschluss [PB0:SSN:PCINT0] (Richtung: I/O, Spannungsbereich: 1.8V ~ 5.5V VCC). Alternative Multiplex-Funktionen: [PB0:SSN:PCINT0]. Unterstützte Bus-Schnittstellen: General.
37[PB1:SCK:PCINT1]Digital_IOSignalanschluss [PB1:SCK:PCINT1] (Richtung: I/O, Spannungsbereich: 1.8V ~ 5.5V VCC). Alternative Multiplex-Funktionen: [PB1:SCK:PCINT1]. Unterstützte Bus-Schnittstellen: SPI.
38[PB2:MOSI:PDI:PCINT2]Digital_IOSignalanschluss [PB2:MOSI:PDI:PCINT2] (Richtung: I/O, Spannungsbereich: 1.8V ~ 5.5V VCC). Alternative Multiplex-Funktionen: [PB2:MOSI:PDI:PCINT2]. Unterstützte Bus-Schnittstellen: SPI.
39[PB3:MISO:PDO:PCINT3]Digital_IOSignalanschluss [PB3:MISO:PDO:PCINT3] (Richtung: I/O, Spannungsbereich: 1.8V ~ 5.5V VCC). Alternative Multiplex-Funktionen: [PB3:MISO:PDO:PCINT3]. Unterstützte Bus-Schnittstellen: SPI.
40[PB4:OC2A:PCINT4]Digital_IOSignalanschluss [PB4:OC2A:PCINT4] (Richtung: I/O, Spannungsbereich: 1.8V ~ 5.5V VCC). Alternative Multiplex-Funktionen: [PB4:OC2A:PCINT4]. Unterstützte Bus-Schnittstellen: PWM.
41[PB5:OC1A:PCINT5]Digital_IOSignalanschluss [PB5:OC1A:PCINT5] (Richtung: I/O, Spannungsbereich: 1.8V ~ 5.5V VCC). Alternative Multiplex-Funktionen: [PB5:OC1A:PCINT5]. Unterstützte Bus-Schnittstellen: PWM.
42[PB6:OC1B:PCINT6]Digital_IOSignalanschluss [PB6:OC1B:PCINT6] (Richtung: I/O, Spannungsbereich: 1.8V ~ 5.5V VCC). Alternative Multiplex-Funktionen: [PB6:OC1B:PCINT6]. Unterstützte Bus-Schnittstellen: PWM.
43[PB7:OC0A:OC1C:PCINT7]Digital_IOSignalanschluss [PB7:OC0A:OC1C:PCINT7] (Richtung: I/O, Spannungsbereich: 1.8V ~ 5.5V VCC). Alternative Multiplex-Funktionen: [PB7:OC0A:OC1C:PCINT7]. Unterstützte Bus-Schnittstellen: PWM.
44[DEVDD]Power_InPositiver Versorgungseingang ([DEVDD]) im Spannungsbereich 1.8V ~ 5.5V VCC (Max. 6.0V).
45[DVSS]GNDElektrischer 0V-Masserückführungsanschluss ([DVSS]) für Kernlogik, I/O-Treiber und Analogblöcke.
46[PE0:RXD0:PCINT8]Digital_IOSignalanschluss [PE0:RXD0:PCINT8] (Richtung: I/O, Spannungsbereich: 1.8V ~ 5.5V VCC). Alternative Multiplex-Funktionen: [PE0:RXD0:PCINT8]. Unterstützte Bus-Schnittstellen: UART.
47[PE1:TXD0]Digital_IOSignalanschluss [PE1:TXD0] (Richtung: I/O, Spannungsbereich: 1.8V ~ 5.5V VCC). Alternative Multiplex-Funktionen: [PE1:TXD0]. Unterstützte Bus-Schnittstellen: UART.
48[PE2:XCK0:AIN0]AnalogSignalanschluss [PE2:XCK0:AIN0] (Richtung: I/O, Spannungsbereich: 1.8V ~ 5.5V VCC). Alternative Multiplex-Funktionen: [PE2:XCK0:AIN0]. Unterstützte Bus-Schnittstellen: ADC.
49[PE3:OC3A:AIN1]AnalogSignalanschluss [PE3:OC3A:AIN1] (Richtung: I/O, Spannungsbereich: 1.8V ~ 5.5V VCC). Alternative Multiplex-Funktionen: [PE3:OC3A:AIN1]. Unterstützte Bus-Schnittstellen: ADC, PWM.
50[PE4:OC3B:INT4]Digital_IOSignalanschluss [PE4:OC3B:INT4] (Richtung: I/O, Spannungsbereich: 1.8V ~ 5.5V VCC). Alternative Multiplex-Funktionen: [PE4:OC3B:INT4]. Unterstützte Bus-Schnittstellen: PWM.
51[PE5:OC3C:INT5]Digital_IOSignalanschluss [PE5:OC3C:INT5] (Richtung: I/O, Spannungsbereich: 1.8V ~ 5.5V VCC). Alternative Multiplex-Funktionen: [PE5:OC3C:INT5]. Unterstützte Bus-Schnittstellen: General.
52[PE6:T3:INT6]Digital_IOSignalanschluss [PE6:T3:INT6] (Richtung: I/O, Spannungsbereich: 1.8V ~ 5.5V VCC). Alternative Multiplex-Funktionen: [PE6:T3:INT6]. Unterstützte Bus-Schnittstellen: General.
53[PE7:ICP3:INT7:CLKO]Digital_IOSignalanschluss [PE7:ICP3:INT7:CLKO] (Richtung: I/O, Spannungsbereich: 1.8V ~ 5.5V VCC). Alternative Multiplex-Funktionen: [PE7:ICP3:INT7:CLKO]. Unterstützte Bus-Schnittstellen: General.
54[DEVDD]Power_InPositiver Versorgungseingang ([DEVDD]) im Spannungsbereich 1.8V ~ 5.5V VCC (Max. 6.0V).
55[DVSS]GNDElektrischer 0V-Masserückführungsanschluss ([DVSS]) für Kernlogik, I/O-Treiber und Analogblöcke.
56[XTAL2]Digital_IOSignalanschluss [XTAL2] (Richtung: I/O, Spannungsbereich: 1.8V ~ 5.5V VCC). Alternative Multiplex-Funktionen: [XTAL2]. Unterstützte Bus-Schnittstellen: RTC/CLK.
57[XTAL1]Digital_IOSignalanschluss [XTAL1] (Richtung: I/O, Spannungsbereich: 1.8V ~ 5.5V VCC). Alternative Multiplex-Funktionen: [XTAL1]. Unterstützte Bus-Schnittstellen: RTC/CLK.
58[AVSS:ASVSS]GNDElektrischer 0V-Masserückführungsanschluss ([AVSS:ASVSS]) für Kernlogik, I/O-Treiber und Analogblöcke.
59[EVDD]Power_InPositiver Versorgungseingang ([EVDD]) im Spannungsbereich 1.8V ~ 5.5V VCC (Max. 6.0V).
60[AVDD]Power_InPositiver Versorgungseingang ([AVDD]) im Spannungsbereich 1.8V ~ 5.5V VCC (Max. 6.0V).
61[AVSS]GNDElektrischer 0V-Masserückführungsanschluss ([AVSS]) für Kernlogik, I/O-Treiber und Analogblöcke.
62[AREF]Digital_IOSignalanschluss [AREF] (Richtung: I/O, Spannungsbereich: 1.8V ~ 5.5V VCC). Alternative Multiplex-Funktionen: [AREF]. Unterstützte Bus-Schnittstellen: ADC.
63[PF0:ADC0]AnalogSignalanschluss [PF0:ADC0] (Richtung: I/O, Spannungsbereich: 1.8V ~ 5.5V VCC). Alternative Multiplex-Funktionen: [PF0:ADC0]. Unterstützte Bus-Schnittstellen: ADC.
64[PF1:ADC1]AnalogSignalanschluss [PF1:ADC1] (Richtung: I/O, Spannungsbereich: 1.8V ~ 5.5V VCC). Alternative Multiplex-Funktionen: [PF1:ADC1]. Unterstützte Bus-Schnittstellen: ADC.
EntdeckenBauteileGehäuseHerstellerUpload