ATF750CL-15PU (PDIP-24) — Symbol, Footprint IPC-7351B & 3D STEP Model

ATF750CL-15PU

MICROCHIPID: C1521115PDIP-24 · 24 ピン · Pitch 2.54mmIPC-7351B Verified5.0 (0)
4D 同期クロスプローブモード (CROSS-PROBE)ピンをクリックまたはホバーすると、シンボル、フットプリント、3Dモデル上で同時に強調表示されます
1. シンボル
U1 · ATF750CL-15PU (PDIP-24)1CLK/IN2IN3IN4IN5IN6IN7IN8IN9IN10IN11IN12GND24VCC23I/O22I/O21I/O20I/O19I/O18I/O17I/O16I/O15I/O14I/O13INGrid Pitch = 2.54mm (IEEE-315)-17.8-12.7-7.6-2.52.57.612.717.820.315.210.25.10-5.1-10.2-15.2-20.3mm
2. 2Dフットプリント
123456789101112131415161718192021222324E=6.35mm · Pitch e=2.54mmD=29.94mm-13-11-9-7-5-3-11357911132321191715131197531-1-3-5-7-9-11-13-15-17-19-21-23mm
3. 3Dモデル
パッケージ外形: 6.35mm × 29.94mm · ピッチ: 2.54mm · ルーラー目盛: 1.00mm同期完了 <100ms

同期ピン配置 (Symbol / 2D / 3D) (24/24)

ピンをクリックまたはホバーすると、シンボル、フットプリント、3Dモデル上で同時に強調表示されます
ピン記号種別機能説明 (JA)
1CLK/INI/OマルチプレクスI/O・ペリフェラル端子 CLK/IN (General)
2INI/OマルチプレクスI/O・ペリフェラル端子 IN (General)
3INI/OマルチプレクスI/O・ペリフェラル端子 IN (General)
4INI/OマルチプレクスI/O・ペリフェラル端子 IN (General)
5INI/OマルチプレクスI/O・ペリフェラル端子 IN (General)
6INI/OマルチプレクスI/O・ペリフェラル端子 IN (General)
7INI/OマルチプレクスI/O・ペリフェラル端子 IN (General)
8INI/OマルチプレクスI/O・ペリフェラル端子 IN (General)
9INI/OマルチプレクスI/O・ペリフェラル端子 IN (General)
10INI/OマルチプレクスI/O・ペリフェラル端子 IN (General)
11INI/OマルチプレクスI/O・ペリフェラル端子 IN (General)
12GNDGNDグラウンド基準端子 (GND)
13INI/OマルチプレクスI/O・ペリフェラル端子 IN (General)
14I/OI/OマルチプレクスI/O・ペリフェラル端子 I/O (General)
15I/OI/OマルチプレクスI/O・ペリフェラル端子 I/O (General)
16I/OI/OマルチプレクスI/O・ペリフェラル端子 I/O (General)
17I/OI/OマルチプレクスI/O・ペリフェラル端子 I/O (General)
18I/OI/OマルチプレクスI/O・ペリフェラル端子 I/O (General)
19I/OI/OマルチプレクスI/O・ペリフェラル端子 I/O (General)
20I/OI/OマルチプレクスI/O・ペリフェラル端子 I/O (General)
21I/OI/OマルチプレクスI/O・ペリフェラル端子 I/O (General)
22I/OI/OマルチプレクスI/O・ペリフェラル端子 I/O (General)
23I/OI/OマルチプレクスI/O・ペリフェラル端子 I/O (General)
24VCCPower電源供給入力 (VCC — 2.7V to 3.6V)
PIN 1 CLK/IN
I/O
マルチプレクスI/O・ペリフェラル端子 CLK/IN (General)
設計上の注意点: Signal terminal CLK/IN (I/O, 2.7V to 3.6V domain). Multiplexed alternate functions: CLK/IN. Supported peripheral buses: General.
IPC-7351B はんだ付け密度 & スパン C/G/Z 設定

データシートPDF直接表示 & 技術図面ギャラリー (6 標準図面 + 9 抽出図面)

原本PDFを直接閲覧、または図面をクリックして全画面拡大
PDFを別ウィンドウで開く ↗PDFデータシート閲覧 (.pdf)
PDF VIEWERメーカー公式データシート: ATF750CL-15PU (MICROCHIP · PDIP-24)
下の埋め込み PDF ビューア内でスクロールやキーワード検索 (Ctrl+F) が可能です
1. 実装3D外観モデルREPRESENTATIVE
ATF750CL-15PU (PDIP-24) - 1. 実装3D外観モデル
高精度3Dソリッドモデル拡大 ›
2. 標準ピン配置図 (上面)CLEANROOM PINOUT
ATF750CL-15PU (PDIP-24) - 2. 標準ピン配置図 (上面)
パッケージ正規ピン配置 (24ピン)拡大 ›
3. 原本データシートピン図PDF PINOUT
ATF750CL-15PU (PDIP-24) - 3. 原本データシートピン図
無トリミングピン配置図拡大 ›
4. パッケージ外形寸法図 (D×E×A)PACKAGE DIMENSIONS
ATF750CL-15PU (PDIP-24) - 4. パッケージ外形寸法図 (D×E×A)
PDIP-24 · 6.35×29.94mm · ピッチ 2.54mm拡大 ›
5. 推奨PCBフットプリントLAND PATTERN
ATF750CL-15PU (PDIP-24) - 5. 推奨PCBフットプリント
IPC-7351B パッド (24 Pads)拡大 ›
6. アプリケーション参考回路SCHEMATIC
ATF750CL-15PU (PDIP-24) - 6. アプリケーション参考回路
Typical Application Schematic拡大 ›
PDF データシート原本ピン配置・技術図面ライブラリ (9 点 · 1/1 ページ)
ATF750 シリーズの切り抜きなし原本図面 9 点中 1–9 点目を表示
P1 · p01_fig01652×376px
ATF750CL-15PU (PDIP-24) — High-speed Complex Programmable Logic Device
High-speed Complex Programmable Logic Device
P1 · p01_fig021361×542px
ATF750CL-15PU (PDIP-24) — 1. Block Diagram | PROGRAMMABLE | INTERCONNECT | AND COMBINATORIAL | LOGIC ARRAY | LOGIC OPTION | (UP T0 20 FLIP-FLOPS) | OUTPUT | OPTION | 4 TO 8 PRODUCT | TERMS | (OE PRODUCT TERMS) | 10 I/O PINS | 12 INPUT | PINS | (CLOCK PIN)
1. Block Diagram | PROGRAMMABLE | INTERCONNECT | AND COMBINATORIAL | LOGIC ARRAY | LOGIC OPTION | (UP T0 20 FLIP-FLOPS) | OUTPUT | OPTION | 4 TO 8 PRODUCT | TERMS | (OE PRODUCT TERMS) | 10 I/O PINS | 12 INPUT | PINS | (CLOCK PIN)
P2 · p02_fig01P2
ATF750CL-15PU (PDIP-24) — Datasheet Page 2 (p02_fig01)
Datasheet Page 2 (p02_fig01)
P18 · p18_fig012124×2562px
ATF750CL-15PU (PDIP-24) — 18 | 0776L-PLD-11/08 ATF750C(L) | 33. Packaging Information | 33.1 24D3 - CerDIP | 2325 Orchard Parkway San Jose, CA 95131 | TITLE DRAWING NO. | R | REV. 24D3, 24-lead, 0.300" Wide. Non-windowed, Ceramic Dual Inline Package (Cerdip) B 24D3
18 | 0776L-PLD-11/08 ATF750C(L) | 33. Packaging Information | 33.1 24D3 - CerDIP | 2325 Orchard Parkway San Jose, CA 95131 | TITLE DRAWING NO. | R | REV. 24D3, 24-lead, 0.300" Wide. Non-windowed, Ceramic Dual Inline Package (Cerdip) B 24D3
P21 · p21_fig012128×2773px
ATF750CL-15PU (PDIP-24) — 21 | 0776L-PLD-11/08 | ATF750C(L) | 33.4 24P3 - PDIP | 2325 Orchard Parkway San Jose, CA 95131 | TITLE DRAWING NO. | R | REV. 24P3, 24-lead (0.300"/7.62 mm Wide) Plastic Dual Inline Package (PDIP) D 24P3 | 6/1/04 | PIN | 1 | E1 | A1 | B | E
21 | 0776L-PLD-11/08 | ATF750C(L) | 33.4 24P3 - PDIP | 2325 Orchard Parkway San Jose, CA 95131 | TITLE DRAWING NO. | R | REV. 24P3, 24-lead (0.300"/7.62 mm Wide) Plastic Dual Inline Package (PDIP) D 24P3 | 6/1/04 | PIN | 1 | E1 | A1 | B | E
P21 · p21_fig01P21
ATF750CL-15PU (PDIP-24) — Datasheet Page 21 (p21_fig01)
Datasheet Page 21 (p21_fig01)
P2 · p02_fig01PDF 内の全パッケージ
ATF750CL-15PU (PDIP-24) — 12 13 14 15 16 17 18
12 13 14 15 16 17 18
P2 · p02_fig02PDF 内の全パッケージ
ATF750CL-15PU (PDIP-24) — Note: For PLCC, pins 1, 8, 15, and 22 can be left uncon- nected. For superior performance, connect VCC to pin 1 and GND to pins 8, 15, and 22.
Note: For PLCC, pins 1, 8, 15, and 22 can be left uncon- nected. For superior performance, connect VCC to pin 1 and GND to pins 8, 15, and 22.
P22 · p22_fig01PDF 内の全パッケージ
ATF750CL-15PU (PDIP-24) — 22 | 0776L-PLD-11/08 ATF750C(L) | 33.5 24S - SOIC | 0º ~ 8º | PIN 1 ID | PIN 1 | 06/17/2002 | 2325 Orchard Parkway San Jose, CA 95131 | TITLE DRAWING NO. REV. | 24S, 24-lead (0.300" body) Plastic Gull Wing Small Outline (SOIC) B 24S R | COM
22 | 0776L-PLD-11/08 ATF750C(L) | 33.5 24S - SOIC | 0º ~ 8º | PIN 1 ID | PIN 1 | 06/17/2002 | 2325 Orchard Parkway San Jose, CA 95131 | TITLE DRAWING NO. REV. | 24S, 24-lead (0.300" body) Plastic Gull Wing Small Outline (SOIC) B 24S R | COM

電気仕様 & 部品詳細スペック (ATF750CL-15PU)

データシートから自動抽出された機能概要、外形寸法、電源電圧範囲、周辺機能インターフェース (JA)
標準電子部品・コネクタ
詳細概要:ATF750CL-15PU (PDIP-24) は 24 ピンの標準電子部品・コネクタで、パッケージ外形は 29.94 × 6.35 × 4.20 mm(ピンピッチ e = 2.54 mm)です。動作電源電圧 2.7V to 3.6V、動作温度範囲 -55°C to +125°C、Standard I/O / Passive インターフェースを内蔵しています。
動作電源電圧範囲V_CC / V_DD
2.7V to 3.6V
電源ピンから 2mm 以内に 100nF + 10µF X7R パスコンを配置
動作周囲温度範囲T_A
-55°C to +125°C
工業用温度グレード;最大接合部温度 T_J(max) = +125°C
動作クロック・無線周波数f_CLK / f_RF
DC / Broadband Passive
PDF データシート電気的特性より抽出
出力電流・消費電流定格I_OUT / I_CC
I_GPIO(max) = ±20 mA / pin | I_VDD(total) ≤ 150 mA
ピンあたりの絶対最大定格電流を厳守
パッケージ外形寸法 (D × E × A)D × E × A
29.94 × 6.35 × 4.20 mm (A1=0.51 mm)
パッケージ系列: DIP (PDIP-24)
ピン数・リードピッチN / e
24 Pins | Pitch e = 2.54 mm (100.0 mil)
IPC-7351B 中心間スパン C 準拠
内蔵ペリフェラルバスBuses
Standard I/O / Passive
回路図シンボル・2D フットプリント・3D モデル完全同期
リフロー実装・吸湿感度IPC / MSL
IPC-7351B Level B | J-STD-020 (ピーク 260°C) | MSL-3
サーマルパッドは 60% 分割ステンシル開口を推奨
エンジニアリング警告: 実装前にシルクスクリーンの 1 番ピン面取りマークを確認してください。
エンジニアリング警告: 放熱パッドは Ø0.3mm サーマルビアを介して GND プレーンへ確実に接続してください。

5点工業規格検証

ファイル出力前の自動幾何・電気チェック
5/5 合格
IEEE-315 シンボル24 ピン自動バス分類
OK
IPC-7351B フットプリント24 パッド · ピッチ 2.54mm
OK
IPC-7525 60% はんだペースト開口リフロー標準 1:1
OK
DFM製造基準 (JLCPCB / PCBWay)最小パッド間隙: 0.25mm
OK
3D STEP AP214 & GLB座標原点完全一致 (0,0,0)
OK

実機検証 & コミュニティ技術レビュー

データシートから自動抽出された機能概要、外形寸法、電源電圧範囲、周辺機能インターフェース
5.00 PCB Verified

機械寸法 & ランドパターン (PDIP-24)

データシートから抽出・IPC-7351B 準拠標準化
mm
パッケージ外形 (D × E)Nominal
29.94 × 6.35 mm
全高 (A) & ピッチ (e)IPC-7351B
A=4.20mm · e=2.54mm
パッド寸法 (W × L)Level B
1.60 × 1.60 mm
ピン数 / 総パッド数Topology
24P / 24Pad (THT_DIP)

推奨周辺部品 (BOM) & ピン互換代替品 (Drop-in)

標準アプリケーション回路の受動部品および 1:1 ピン互換代替型番
DFM READY
部品記号 / 代替型番定数 / パッケージ役割 & PCB レイアウトルール
N/A
BOM
応用回路に準拠
PDIP-24
定格負荷電流に応じた配線幅を確保し、IPC-2221 の絶縁沿面距離規格に準拠してください。

技術的なよくある質問 (FAQ) — ATF750CL-15PU (PDIP-24)

ピン配置、IPC-7351B ランドパターン寸法、CAD 出力フォーマットに関する回答
IPC-7351B / IEEE-315

ATF750CL-15PU (PDIP-24) のピン配置 (Pinout) および電源電圧仕様は?

MICROCHIP 製 ATF750CL-15PU (PDIP-24 パッケージ) は全 24 ピン構成で、ピンピッチは 2.54 mm、動作電源電圧範囲 VCC は 2.7V to 3.6V です。主なピン:1 (CLK/IN: マルチプレクスI/O・ペリフェラル端子 CLK/IN (General)), 2 (IN: マルチプレクスI/O・ペリフェラル端子 IN (General)), 3 (IN: マルチプレクスI/O・ペリフェラル端子 IN (General)), 4 (IN: マルチプレクスI/O・ペリフェラル端子 IN (General)), 5 (IN: マルチプレクスI/O・ペリフェラル端子 IN (General)), 6 (IN: マルチプレクスI/O・ペリフェラル端子 IN (General))。

ATF750CL-15PU の IPC-7351B 準拠 PCB フットプリント寸法は?

データシート外形図および IPC-7351B Level B (標準密度) に基づき、ATF750CL-15PU (PDIP-24) の本体外形は 6.35 × 29.94 mm、ピッチ e = 2.54 mm、合計 24 パッドで構成されています。

ATF750CL-15PU の KiCad (.kicad_mod, .kicad_sym)、Fusion 360 (.lbr)、3D STEP モデルはどこでダウンロードできますか?

このページから CERN-OHL-P-2.0 ライセンスの下で検証済みの ATF750CL-15PU (MICROCHIP, PDIP-24) CAD ライブラリパッケージ(KiCad 8、Autodesk Fusion 360 / Eagle .lbr、3D STEP AP214 & WebGL GLB)を無料で直接ダウンロードできます。

静的リファレンス付録:ピン配置表 (24 ピン) & ATF750 シリーズバリエーション静的テーブルを開く
ピン番号 (Pin #)信号名 (Signal Name)電気種別 (Type)機能説明 & 回路設計上の注意
1CLK/INDigital_IO信号端子 CLK/IN(方向: I/O、電圧域: 2.7V to 3.6V)。多重化オルタネート機能: CLK/IN。対応バス/インターフェース: General。
2INDigital_IO信号端子 IN(方向: I/O、電圧域: 2.7V to 3.6V)。多重化オルタネート機能: IN。対応バス/インターフェース: General。
3INDigital_IO信号端子 IN(方向: I/O、電圧域: 2.7V to 3.6V)。多重化オルタネート機能: IN。対応バス/インターフェース: General。
4INDigital_IO信号端子 IN(方向: I/O、電圧域: 2.7V to 3.6V)。多重化オルタネート機能: IN。対応バス/インターフェース: General。
5INDigital_IO信号端子 IN(方向: I/O、電圧域: 2.7V to 3.6V)。多重化オルタネート機能: IN。対応バス/インターフェース: General。
6INDigital_IO信号端子 IN(方向: I/O、電圧域: 2.7V to 3.6V)。多重化オルタネート機能: IN。対応バス/インターフェース: General。
7INDigital_IO信号端子 IN(方向: I/O、電圧域: 2.7V to 3.6V)。多重化オルタネート機能: IN。対応バス/インターフェース: General。
8INDigital_IO信号端子 IN(方向: I/O、電圧域: 2.7V to 3.6V)。多重化オルタネート機能: IN。対応バス/インターフェース: General。
9INDigital_IO信号端子 IN(方向: I/O、電圧域: 2.7V to 3.6V)。多重化オルタネート機能: IN。対応バス/インターフェース: General。
10INDigital_IO信号端子 IN(方向: I/O、電圧域: 2.7V to 3.6V)。多重化オルタネート機能: IN。対応バス/インターフェース: General。
11INDigital_IO信号端子 IN(方向: I/O、電圧域: 2.7V to 3.6V)。多重化オルタネート機能: IN。対応バス/インターフェース: General。
12GNDGND内部ロジック、I/Oドライバ、アナログ回路の共通帰路となる0Vグラウンド端子 (GND) です。
13INDigital_IO信号端子 IN(方向: I/O、電圧域: 2.7V to 3.6V)。多重化オルタネート機能: IN。対応バス/インターフェース: General。
14I/ODigital_IO信号端子 I/O(方向: I/O、電圧域: 2.7V to 3.6V)。多重化オルタネート機能: I/O。対応バス/インターフェース: General。
15I/ODigital_IO信号端子 I/O(方向: I/O、電圧域: 2.7V to 3.6V)。多重化オルタネート機能: I/O。対応バス/インターフェース: General。
16I/ODigital_IO信号端子 I/O(方向: I/O、電圧域: 2.7V to 3.6V)。多重化オルタネート機能: I/O。対応バス/インターフェース: General。
17I/ODigital_IO信号端子 I/O(方向: I/O、電圧域: 2.7V to 3.6V)。多重化オルタネート機能: I/O。対応バス/インターフェース: General。
18I/ODigital_IO信号端子 I/O(方向: I/O、電圧域: 2.7V to 3.6V)。多重化オルタネート機能: I/O。対応バス/インターフェース: General。
19I/ODigital_IO信号端子 I/O(方向: I/O、電圧域: 2.7V to 3.6V)。多重化オルタネート機能: I/O。対応バス/インターフェース: General。
20I/ODigital_IO信号端子 I/O(方向: I/O、電圧域: 2.7V to 3.6V)。多重化オルタネート機能: I/O。対応バス/インターフェース: General。
21I/ODigital_IO信号端子 I/O(方向: I/O、電圧域: 2.7V to 3.6V)。多重化オルタネート機能: I/O。対応バス/インターフェース: General。
22I/ODigital_IO信号端子 I/O(方向: I/O、電圧域: 2.7V to 3.6V)。多重化オルタネート機能: I/O。対応バス/インターフェース: General。
23I/ODigital_IO信号端子 I/O(方向: I/O、電圧域: 2.7V to 3.6V)。多重化オルタネート機能: I/O。対応バス/インターフェース: General。
24VCCPower_In2.7V to 3.6V 電源ドメインで動作する正電源入力端子 (VCC、最大定格: 3.6V) です。