機械寸法 & ランドパターン (WLCSP-31_L2.2-W2.1_ATMEL_ATBTL1000A)
データシートから抽出・IPC-7351B 準拠標準化パッケージ外形 (D × E)Nominal
2.10 × 2.20 mm
全高 (A) & ピッチ (e)IPC-7351B
A=0.55mm · e=0.35mm
パッド寸法 (W × L)Level B
0.20 × 0.20 mm
ピン数 / 総パッド数Topology
31P / 31Pad (BGA_GRID)
推奨周辺部品 (BOM) & ピン互換代替品 (Drop-in)
標準アプリケーション回路の受動部品および 1:1 ピン互換代替型番| 部品記号 / 代替型番 | 定数 / パッケージ | 役割 & PCB レイアウトルール |
|---|---|---|
| N/A BOM | 応用回路に準拠 WLCSP-31_L2.2-W2.1_ATMEL_ATBTL1000A | 定格負荷電流に応じた配線幅を確保し、IPC-2221 の絶縁沿面距離規格に準拠してください。 |
技術的なよくある質問 (FAQ) — ATBTLC1000A-UU-T (WLCSP-31_L2.2-W2.1_ATMEL_ATBTL1000A)
ピン配置、IPC-7351B ランドパターン寸法、CAD 出力フォーマットに関する回答ATBTLC1000A-UU-T (WLCSP-31_L2.2-W2.1_ATMEL_ATBTL1000A) のピン配置 (Pinout) および電源電圧仕様は？
MICROCHIP 製 ATBTLC1000A-UU-T (WLCSP-31_L2.2-W2.1_ATMEL_ATBTL1000A パッケージ) は全 31 ピン構成で、ピンピッチは 0.35 mm です。主なピン：A2 (VDDIO: 電源供給入力 (VDDIO — 3.3V / 5.0V Standard Logic)), A4 (XO_P: マルチプレクスI/O・ペリフェラル端子 XO_P (RTC/CLK)), A6 (VDD VCO&VDD_SXDIG_: 電源供給入力 (VDD VCO&VDD_SXDIG_ — 3.3V / 5.0V Standard Logic)), B1 (AO_GPIO0_: マルチプレクスI/O・ペリフェラル端子 AO_GPIO0_ (General)), B3 (VDDIO_SWITCH: 電源供給入力 (VDDIO_SWITCH — 3.3V / 5.0V Standard Logic)), B5 (XO_N: マルチプレクスI/O・ペリフェラル端子 XO_N (RTC/CLK))。
ATBTLC1000A-UU-T の IPC-7351B 準拠 PCB フットプリント寸法は？
データシート外形図および IPC-7351B Level B (標準密度) に基づき、ATBTLC1000A-UU-T (WLCSP-31_L2.2-W2.1_ATMEL_ATBTL1000A) の本体外形は 2.20 × 2.10 mm、ピッチ e = 0.35 mm、合計 31 パッドで構成されています。
ATBTLC1000A-UU-T の KiCad (.kicad_mod, .kicad_sym)、Fusion 360 (.lbr)、3D STEP モデルはどこでダウンロードできますか？
このページから CERN-OHL-P-2.0 ライセンスの下で検証済みの ATBTLC1000A-UU-T (MICROCHIP, WLCSP-31_L2.2-W2.1_ATMEL_ATBTL1000A) CAD ライブラリパッケージ（KiCad 8、Autodesk Fusion 360 / Eagle .lbr、3D STEP AP214 & WebGL GLB）を無料で直接ダウンロードできます。
静的リファレンス付録：ピン配置表 (31 ピン) & ATBTLC1000A シリーズバリエーション静的テーブルを開く
| ピン番号 (Pin #) | 信号名 (Signal Name) | 電気種別 (Type) | 機能説明 & 回路設計上の注意 |
|---|---|---|---|
| A2 | VDDIO | Power_In | 3.3V / 5.0V Standard Logic 電源ドメインで動作する正電源入力端子 (VDDIO、最大定格: 5.5V) です。 |
| A4 | XO_P | Digital_IO | 信号端子 XO_P（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: XO_P。対応バス/インターフェース: RTC/CLK。 |
| A6 | VDD VCO&VDD_SXDIG_ | Power_In | 3.3V / 5.0V Standard Logic 電源ドメインで動作する正電源入力端子 (VDD VCO&VDD_SXDIG_、最大定格: 5.5V) です。 |
| B1 | AO_GPIO0_ | Digital_IO | 信号端子 AO_GPIO0_（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: AO_GPIO0_。対応バス/インターフェース: General。 |
| B3 | VDDIO_SWITCH | Power_In | 3.3V / 5.0V Standard Logic 電源ドメインで動作する正電源入力端子 (VDDIO_SWITCH、最大定格: 5.5V) です。 |
| B5 | XO_N | Digital_IO | 信号端子 XO_N（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: XO_N。対応バス/インターフェース: RTC/CLK。 |
| B7 | RFIO | RF_50Ohm | 信号端子 RFIO（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: RFIO。対応バス/インターフェース: General。 |
| C2 | RTC_CLKP_ | Digital_IO | 信号端子 RTC_CLKP_（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: RTC_CLKP_。対応バス/インターフェース: RTC/CLK。 |
| C4 | TPP | Digital_IO | 信号端子 TPP（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: TPP。対応バス/インターフェース: General。 |
| C6 | VDD_RF | Power_In | 3.3V / 5.0V Standard Logic 電源ドメインで動作する正電源入力端子 (VDD_RF、最大定格: 5.5V) です。 |
| D1 | RTC_CLKN_ | Digital_IO | 信号端子 RTC_CLKN_（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: RTC_CLKN_。対応バス/インターフェース: RTC/CLK。 |
| D3 | LP_GPIO13_ | Digital_IO | 信号端子 LP_GPIO13_（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: SPIMISO, SPIFLASHRXD。対応バス/インターフェース: SPI。 |
| D5 | LP_GPIO0_ | Digital_IO | 信号端子 LP_GPIO0_（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: LP_GPIO0_。対応バス/インターフェース: General。 |
| D7 | RFGND | GND | 内部ロジック、I/Oドライバ、アナログ回路の共通帰路となる0Vグラウンド端子 (RFGND) です。 |
| E2 | CHIP_EN | Digital_IO | 信号端子 CHIP_EN（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: CHIP_EN。対応バス/インターフェース: General。 |
| E4 | VSS | GND | 内部ロジック、I/Oドライバ、アナログ回路の共通帰路となる0Vグラウンド端子 (VSS) です。 |
| E6 | VDD_AMS | Power_In | 3.3V / 5.0V Standard Logic 電源ドメインで動作する正電源入力端子 (VDD_AMS、最大定格: 5.5V) です。 |
| F1 | LP_LDOOUT1P2__ | Digital_IO | 信号端子 LP_LDOOUT1P2__（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: LP_LDOOUT1P2__。対応バス/インターフェース: General。 |
| F3 | GPIO_MS1 | Digital_IO | 信号端子 GPIO_MS1（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: GPIO_MS1。対応バス/インターフェース: ADC。 |
| F5 | LP_GPIO11_ | Digital_IO | 信号端子 LP_GPIO11_（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: SPIMOSI, SPIFLASHTXD。対応バス/インターフェース: SPI。 |
| F7 | LP_GPIO1_ | Digital_IO | 信号端子 LP_GPIO1_（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: LP_GPIO1_。対応バス/インターフェース: General。 |
| G2 | VBATT_BUCK | Power_In | 3.3V / 5.0V Standard Logic 電源ドメインで動作する正電源入力端子 (VBATT_BUCK、最大定格: 5.5V) です。 |
| G4 | LP_GPIO12_ | Digital_IO | 信号端子 LP_GPIO12_（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: SPISSN, SPIFLASHSSN。対応バス/インターフェース: SPI。 |
| G6 | LP_GPIO2_ | Digital_IO | 信号端子 LP_GPIO2_（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: LP_GPIO2_。対応バス/インターフェース: UART。 |
| H1 | VDDC_PD4 | Power_Out | 3.3V / 5.0V Standard Logic 電源ドメインで動作する安定化出力端子 (VDDC_PD4、最大定格: 5.5V) です。 |
| H3 | GND_BUCK | GND | 内部ロジック、I/Oドライバ、アナログ回路の共通帰路となる0Vグラウンド端子 (GND_BUCK) です。 |
| H5 | LP_GPIO9_ | Digital_IO | 信号端子 LP_GPIO9_（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: I2C_SCL。対応バス/インターフェース: I2C。 |
| H7 | LP_GPIO3_ | Digital_IO | 信号端子 LP_GPIO3_（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: LP_GPIO3_。対応バス/インターフェース: UART。 |
| J2 | VSW | Digital_IO | 信号端子 VSW（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: VSW。対応バス/インターフェース: General。 |
| J4 | LP_GPIO10_ | Digital_IO | 信号端子 LP_GPIO10_（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: SPISCK, SPIFLASHSCK。対応バス/インターフェース: SPI。 |
| J6 | LP_GPIO8_ | Digital_IO | 信号端子 LP_GPIO8_（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: I2C_SDA。対応バス/インターフェース: I2C。 |