ChipDocs.org
⌘K
2284 部品PDFアップロード
AT27C4096-12VC (VSOP-40) — Symbol, Footprint IPC-7351B & 3D STEP Model

AT27C4096-12VC

MICROCHIPID: C19332244VSOP-40 · 40 ピン · Pitch 0.50mmIPC-7351B Verified5.0 (0)
4D 同期クロスプローブモード (CROSS-PROBE)ピンをクリックまたはホバーすると、シンボル、フットプリント、3Dモデル上で同時に強調表示されます
1. シンボル
U1 · AT27C4096-12VC (VSOP-40)1DeviceType2A103A114A125A136A147A158A169A1710VCC11VPP12CE#13O1514O1415O1316O1217O1118O1019O920O840GND39A838A737A636A535A434A333A232A131A030OE#29O028O127O226O325A424O523O622O721GNDGrid Pitch = 2.54mm (IEEE-315)-17.8-12.7-7.6-2.52.57.612.717.830.525.420.315.210.25.10-5.1-10.2-15.2-20.3-25.4-30.5mm
2. 2Dフットプリント
12345678910111213141516171819202122232425262728293031323334353637383940E=12.40mm · Pitch e=0.50mmD=10.00mm-10-8-6-4-202468101197531-1-3-5-7-9-11mm
3. 3Dモデル
パッケージ外形: 12.40mm × 10.00mm · ピッチ: 0.50mm · ルーラー目盛: 1.00mm同期完了 <100ms

同期ピン配置 (Symbol / 2D / 3D) (40/40)

ピンをクリックまたはホバーすると、シンボル、フットプリント、3Dモデル上で同時に強調表示されます
ピン記号種別機能説明 (JA)
1DeviceTypeI/OマルチプレクスI/O・ペリフェラル端子 DeviceType (General)
2A10I/OマルチプレクスI/O・ペリフェラル端子 A10 (General)
3A11I/OマルチプレクスI/O・ペリフェラル端子 A11 (General)
4A12I/OマルチプレクスI/O・ペリフェラル端子 A12 (General)
5A13I/OマルチプレクスI/O・ペリフェラル端子 A13 (General)
6A14I/OマルチプレクスI/O・ペリフェラル端子 A14 (General)
7A15I/OマルチプレクスI/O・ペリフェラル端子 A15 (General)
8A16I/OマルチプレクスI/O・ペリフェラル端子 A16 (General)
9A17I/OマルチプレクスI/O・ペリフェラル端子 A17 (General)
10VCCPower電源供給入力 (VCC — 3.3V / 5.0V Standard Logic)
11VPPI/OマルチプレクスI/O・ペリフェラル端子 VPP (General)
12CE#I/OマルチプレクスI/O・ペリフェラル端子 CE# (General)
13O15I/OマルチプレクスI/O・ペリフェラル端子 O15 (General)
14O14I/OマルチプレクスI/O・ペリフェラル端子 O14 (General)
15O13I/OマルチプレクスI/O・ペリフェラル端子 O13 (General)
16O12I/OマルチプレクスI/O・ペリフェラル端子 O12 (General)
17O11I/OマルチプレクスI/O・ペリフェラル端子 O11 (General)
18O10I/OマルチプレクスI/O・ペリフェラル端子 O10 (General)
19O9I/OマルチプレクスI/O・ペリフェラル端子 O9 (General)
20O8I/OマルチプレクスI/O・ペリフェラル端子 O8 (General)
21GNDGNDグラウンド基準端子 (GND)
22O7I/OマルチプレクスI/O・ペリフェラル端子 O7 (General)
23O6I/OマルチプレクスI/O・ペリフェラル端子 O6 (General)
24O5I/OマルチプレクスI/O・ペリフェラル端子 O5 (General)
25A4I/OマルチプレクスI/O・ペリフェラル端子 A4 (General)
26O3I/OマルチプレクスI/O・ペリフェラル端子 O3 (General)
27O2I/OマルチプレクスI/O・ペリフェラル端子 O2 (General)
28O1I/OマルチプレクスI/O・ペリフェラル端子 O1 (General)
29O0I/OマルチプレクスI/O・ペリフェラル端子 O0 (General)
30OE#I/OマルチプレクスI/O・ペリフェラル端子 OE# (General)
31A0I/OマルチプレクスI/O・ペリフェラル端子 A0 (General)
32A1I/OマルチプレクスI/O・ペリフェラル端子 A1 (General)
33A2I/OマルチプレクスI/O・ペリフェラル端子 A2 (General)
34A3I/OマルチプレクスI/O・ペリフェラル端子 A3 (General)
35A4I/OマルチプレクスI/O・ペリフェラル端子 A4 (General)
36A5I/OマルチプレクスI/O・ペリフェラル端子 A5 (General)
37A6I/OマルチプレクスI/O・ペリフェラル端子 A6 (General)
38A7I/OマルチプレクスI/O・ペリフェラル端子 A7 (General)
39A8I/OマルチプレクスI/O・ペリフェラル端子 A8 (General)
40GNDGNDグラウンド基準端子 (GND)
PIN 1 DeviceType
I/O
マルチプレクスI/O・ペリフェラル端子 DeviceType (General)
設計上の注意点: Signal terminal DeviceType (I/O, 3.3V / 5.0V Standard Logic domain). Multiplexed alternate functions: DeviceType. Supported peripheral buses: General.
IPC-7351B はんだ付け密度 & スパン C/G/Z 設定

データシートPDF直接表示 & 技術図面ギャラリー (6 標準図面 + 11 抽出図面)

原本PDFを直接閲覧、または図面をクリックして全画面拡大
PDFを別ウィンドウで開く ↗PDFデータシート閲覧 (.pdf)
PDF VIEWERメーカー公式データシート: AT27C4096-12VC (MICROCHIP · VSOP-40)
下の埋め込み PDF ビューア内でスクロールやキーワード検索 (Ctrl+F) が可能です
1. 実装3D外観モデルREPRESENTATIVE
AT27C4096-12VC (VSOP-40) - 1. 実装3D外観モデル
高精度3Dソリッドモデル拡大 ›
2. 標準ピン配置図 (上面)CLEANROOM PINOUT
AT27C4096-12VC (VSOP-40) - 2. 標準ピン配置図 (上面)
パッケージ正規ピン配置 (40ピン)拡大 ›
3. 原本データシートピン図PDF PINOUT
AT27C4096-12VC (VSOP-40) - 3. 原本データシートピン図
無トリミングピン配置図拡大 ›
4. パッケージ外形寸法図 (D×E×A)PACKAGE DIMENSIONS
AT27C4096-12VC (VSOP-40) - 4. パッケージ外形寸法図 (D×E×A)
VSOP-40 · 12.40×10.00mm · ピッチ 0.50mm拡大 ›
5. 推奨PCBフットプリントLAND PATTERN
AT27C4096-12VC (VSOP-40) - 5. 推奨PCBフットプリント
IPC-7351B パッド (40 Pads)拡大 ›
6. アプリケーション参考回路SCHEMATIC
AT27C4096-12VC (VSOP-40) - 6. アプリケーション参考回路
Typical Application Schematic拡大 ›
PDF データシート原本ピン配置・技術図面ライブラリ (11 点 · 1/1 ページ)
AT27C4096 シリーズの切り抜きなし原本図面 11 点中 1–11 点目を表示
P1 · p01_fig01652×503px
AT27C4096-12VC (VSOP-40) — AT27C4096
AT27C4096
P1 · p01_fig021461×841px
AT27C4096-12VC (VSOP-40) — GND A8 A7 A6 A5 A4 A3 A2 A1 A0 OE O0 O1 O2 O3 O4 O5 O6 O7 GND
GND A8 A7 A6 A5 A4 A3 A2 A1 A0 OE O0 O1 O2 O3 O4 O5 O6 O7 GND
P1 · p01_fig031367×1257px
AT27C4096-12VC (VSOP-40) — O0 - O15 Outputs
O0 - O15 Outputs
P2 · p02_fig011573×670px
AT27C4096-12VC (VSOP-40) — Block Diagram Block Diagram VCC > DATA OUTPUTS GND > 00 - O15 VPP r AAAAAAAAAAAAAAAA — > OE >| OE, CE AND OUTPUT cE >| PROGRAM LOGIC | ™ BUFFERS *| Y DECODER r Y-GATING AO - A17 ADDRESS *| CELL MATRIX INPUTS X DECODER , IDENTIFICATION
Block Diagram Block Diagram VCC > DATA OUTPUTS GND > 00 - O15 VPP r AAAAAAAAAAAAAAAA — > OE >| OE, CE AND OUTPUT cE >| PROGRAM LOGIC | ™ BUFFERS *| Y DECODER r Y-GATING AO - A17 ADDRESS *| CELL MATRIX INPUTS X DECODER , IDENTIFICATION
P4 · p04_fig011584×1288px
AT27C4096-12VC (VSOP-40) — 2. VPP may be connected directly to VCC, except during programming. The supply current would then be the sum of ICC and IPP.
2. VPP may be connected directly to VCC, except during programming. The supply current would then be the sum of ICC and IPP.
P4 · p04_fig01P4
AT27C4096-12VC (VSOP-40) — Datasheet Page 4 (p04_fig01)
Datasheet Page 4 (p04_fig01)
P5 · p05_fig011836×926px
AT27C4096-12VC (VSOP-40) — Notes: 1. Timing measurement references are 0.8V and 2.0V. Input AC drive levels are 0.45V and 2.4V, unless otherwise specified.
Notes: 1. Timing measurement references are 0.8V and 2.0V. Input AC drive levels are 0.45V and 2.4V, unless otherwise specified.
P5 · p05_fig02942×629px
AT27C4096-12VC (VSOP-40) — 5. Output float is defined as the point when data is no longer driven.
5. Output float is defined as the point when data is no longer driven.
P5 · p05_fig03942×631px
AT27C4096-12VC (VSOP-40) — Symbol Typ Max Units Conditions
Symbol Typ Max Units Conditions
P10 · p10_fig012040×2566px
AT27C4096-12VC (VSOP-40) — AT27C4096 10 | Packaging Information | .045(1.14) X 45° PIN NO. 1 IDENTIFY | .045(1.14) X 30° - 45° .012(.305) .008(.203) | .021(.533) .013(.330) | .630(16.0) .590(15.0) | .043(1.09) .020(.508) .120(3.05) .090(2.29) .180(4.57) .165(4.19) |
AT27C4096 10 | Packaging Information | .045(1.14) X 45° PIN NO. 1 IDENTIFY | .045(1.14) X 30° - 45° .012(.305) .008(.203) | .021(.533) .013(.330) | .630(16.0) .590(15.0) | .043(1.09) .020(.508) .120(3.05) .090(2.29) .180(4.57) .165(4.19) |
P10 · p10_fig01P10
AT27C4096-12VC (VSOP-40) — Datasheet Page 10 (p10_fig01)
Datasheet Page 10 (p10_fig01)

電気仕様 & 部品詳細スペック (AT27C4096-12VC)

データシートから自動抽出された機能概要、外形寸法、電源電圧範囲、周辺機能インターフェース (JA)
標準電子部品・コネクタ
詳細概要:AT27C4096-12VC (VSOP-40) は 40 ピンの標準電子部品・コネクタで、パッケージ外形は 12.40 × 10.00 × 2.45 mm（ピンピッチ e = 0.50 mm）です。動作電源電圧 1.8V ~ 5.5V (Theo Datasheet)、動作温度範囲 -55°C to +125°C、Standard I/O / Passive インターフェースを内蔵しています。
動作電源電圧範囲V_CC / V_DD
1.8V ~ 5.5V (Theo Datasheet)
電源ピンから 2mm 以内に 100nF + 10µF X7R パスコンを配置
動作周囲温度範囲T_A
-55°C to +125°C
工業用温度グレード；最大接合部温度 T_J(max) = +125°C
動作クロック・無線周波数f_CLK / f_RF
5 MHz
PDF データシート電気的特性より抽出
出力電流・消費電流定格I_OUT / I_CC
10 µA
ピンあたりの絶対最大定格電流を厳守
パッケージ外形寸法 (D × E × A)D × E × A
12.40 × 10.00 × 2.45 mm (A1=0.20 mm)
パッケージ系列: SOP (VSOP-40)
ピン数・リードピッチN / e
40 Pins | Pitch e = 0.50 mm (19.7 mil)
IPC-7351B 中心間スパン C 準拠
内蔵ペリフェラルバスBuses
Standard I/O / Passive
回路図シンボル・2D フットプリント・3D モデル完全同期
リフロー実装・吸湿感度IPC / MSL
IPC-7351B Level B | J-STD-020 (ピーク 260°C) | MSL-3
サーマルパッドは 60% 分割ステンシル開口を推奨
エンジニアリング警告: 実装前にシルクスクリーンの 1 番ピン面取りマークを確認してください。
エンジニアリング警告: 放熱パッドは Ø0.3mm サーマルビアを介して GND プレーンへ確実に接続してください。

5点工業規格検証

ファイル出力前の自動幾何・電気チェック
5/5 合格
IEEE-315 シンボル40 ピン自動バス分類
OK
IPC-7351B フットプリント40 パッド · ピッチ 0.50mm
OK
IPC-7525 60% はんだペースト開口リフロー標準 1:1
OK
DFM製造基準 (JLCPCB / PCBWay)最小パッド間隙: 0.25mm
OK
3D STEP AP214 & GLB座標原点完全一致 (0,0,0)
OK

実機検証 & コミュニティ技術レビュー

データシートから自動抽出された機能概要、外形寸法、電源電圧範囲、周辺機能インターフェース
5.00 PCB Verified
IPC-7351B

同系列ファミリー & 同一データシート部品 — AT27C4096 (2)

同一データシートを共有するパッケージ違いやバリアントを選択

機械寸法 & ランドパターン (VSOP-40)

データシートから抽出・IPC-7351B 準拠標準化
mm
パッケージ外形 (D × E)Nominal
12.40 × 10.00 mm
全高 (A) & ピッチ (e)IPC-7351B
A=2.45mm · e=0.50mm
パッド寸法 (W × L)Level B
0.28 × 1.36 mm
ピン数 / 総パッド数Topology
40P / 40Pad (DUAL_ROW)

推奨周辺部品 (BOM) & ピン互換代替品 (Drop-in)

標準アプリケーション回路の受動部品および 1:1 ピン互換代替型番
DFM READY
部品記号 / 代替型番定数 / パッケージ役割 & PCB レイアウトルール
N/A
BOM
応用回路に準拠
VSOP-40
定格負荷電流に応じた配線幅を確保し、IPC-2221 の絶縁沿面距離規格に準拠してください。

技術的なよくある質問 (FAQ) — AT27C4096-12VC (VSOP-40)

ピン配置、IPC-7351B ランドパターン寸法、CAD 出力フォーマットに関する回答
IPC-7351B / IEEE-315

AT27C4096-12VC (VSOP-40) のピン配置 (Pinout) および電源電圧仕様は？

MICROCHIP 製 AT27C4096-12VC (VSOP-40 パッケージ) は全 40 ピン構成で、ピンピッチは 0.50 mm です。主なピン：1 (DeviceType: マルチプレクスI/O・ペリフェラル端子 DeviceType (General)), 2 (A10: マルチプレクスI/O・ペリフェラル端子 A10 (General)), 3 (A11: マルチプレクスI/O・ペリフェラル端子 A11 (General)), 4 (A12: マルチプレクスI/O・ペリフェラル端子 A12 (General)), 5 (A13: マルチプレクスI/O・ペリフェラル端子 A13 (General)), 6 (A14: マルチプレクスI/O・ペリフェラル端子 A14 (General))。

AT27C4096-12VC の IPC-7351B 準拠 PCB フットプリント寸法は？

データシート外形図および IPC-7351B Level B (標準密度) に基づき、AT27C4096-12VC (VSOP-40) の本体外形は 10.00 × 12.40 mm、ピッチ e = 0.50 mm、合計 40 パッドで構成されています。

AT27C4096-12VC の KiCad (.kicad_mod, .kicad_sym)、Fusion 360 (.lbr)、3D STEP モデルはどこでダウンロードできますか？

このページから CERN-OHL-P-2.0 ライセンスの下で検証済みの AT27C4096-12VC (MICROCHIP, VSOP-40) CAD ライブラリパッケージ（KiCad 8、Autodesk Fusion 360 / Eagle .lbr、3D STEP AP214 & WebGL GLB）を無料で直接ダウンロードできます。

静的リファレンス付録：ピン配置表 (40 ピン) & AT27C4096 シリーズバリエーション静的テーブルを開く
ピン番号 (Pin #)信号名 (Signal Name)電気種別 (Type)機能説明 & 回路設計上の注意
1DeviceTypeDigital_IO信号端子 DeviceType（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: DeviceType。対応バス/インターフェース: General。
2A10Digital_IO信号端子 A10（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: A10。対応バス/インターフェース: General。
3A11Digital_IO信号端子 A11（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: A11。対応バス/インターフェース: General。
4A12Digital_IO信号端子 A12（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: A12。対応バス/インターフェース: General。
5A13Digital_IO信号端子 A13（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: A13。対応バス/インターフェース: General。
6A14Digital_IO信号端子 A14（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: A14。対応バス/インターフェース: General。
7A15Digital_IO信号端子 A15（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: A15。対応バス/インターフェース: General。
8A16Digital_IO信号端子 A16（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: A16。対応バス/インターフェース: General。
9A17Digital_IO信号端子 A17（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: A17。対応バス/インターフェース: General。
10VCCPower_In3.3V / 5.0V Standard Logic 電源ドメインで動作する正電源入力端子 (VCC、最大定格: 5.5V) です。
11VPPDigital_IO信号端子 VPP（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: VPP。対応バス/インターフェース: General。
12CE#Digital_IO信号端子 CE#（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: CE#。対応バス/インターフェース: General。
13O15Digital_IO信号端子 O15（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: O15。対応バス/インターフェース: General。
14O14Digital_IO信号端子 O14（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: O14。対応バス/インターフェース: General。
15O13Digital_IO信号端子 O13（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: O13。対応バス/インターフェース: General。
16O12Digital_IO信号端子 O12（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: O12。対応バス/インターフェース: General。
17O11Digital_IO信号端子 O11（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: O11。対応バス/インターフェース: General。
18O10Digital_IO信号端子 O10（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: O10。対応バス/インターフェース: General。
19O9Digital_IO信号端子 O9（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: O9。対応バス/インターフェース: General。
20O8Digital_IO信号端子 O8（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: O8。対応バス/インターフェース: General。
21GNDGND内部ロジック、I/Oドライバ、アナログ回路の共通帰路となる0Vグラウンド端子 (GND) です。
22O7Digital_IO信号端子 O7（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: O7。対応バス/インターフェース: General。
23O6Digital_IO信号端子 O6（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: O6。対応バス/インターフェース: General。
24O5Digital_IO信号端子 O5（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: O5。対応バス/インターフェース: General。
25A4Digital_IO信号端子 A4（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: A4。対応バス/インターフェース: General。
26O3Digital_IO信号端子 O3（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: O3。対応バス/インターフェース: General。
27O2Digital_IO信号端子 O2（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: O2。対応バス/インターフェース: General。
28O1Digital_IO信号端子 O1（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: O1。対応バス/インターフェース: General。
29O0Digital_IO信号端子 O0（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: O0。対応バス/インターフェース: General。
30OE#Digital_IO信号端子 OE#（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: OE#。対応バス/インターフェース: General。
31A0Digital_IO信号端子 A0（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: A0。対応バス/インターフェース: General。
32A1Digital_IO信号端子 A1（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: A1。対応バス/インターフェース: General。
33A2Digital_IO信号端子 A2（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: A2。対応バス/インターフェース: General。
34A3Digital_IO信号端子 A3（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: A3。対応バス/インターフェース: General。
35A4Digital_IO信号端子 A4（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: A4。対応バス/インターフェース: General。
36A5Digital_IO信号端子 A5（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: A5。対応バス/インターフェース: General。
37A6Digital_IO信号端子 A6（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: A6。対応バス/インターフェース: General。
38A7Digital_IO信号端子 A7（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: A7。対応バス/インターフェース: General。
39A8Digital_IO信号端子 A8（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: A8。対応バス/インターフェース: General。
40GNDGND内部ロジック、I/Oドライバ、アナログ回路の共通帰路となる0Vグラウンド端子 (GND) です。
探索部品パッケージメーカーアップロード