ChipDocs.org
3962 器件上传PDF
AT27C040-90PU (PDIP-32) — Symbol, Footprint IPC-7351B & 3D STEP Model

AT27C040-90PU

MICROCHIPPDIP-32 · 32 引脚 · Pitch 2.54mmIPC TOLERANCE VARIATION5.0 (0)
4D 同步交叉探测模式 (CROSS-PROBE)点击或悬停任意引脚，同时在原理图、PCB焊盘和3D模型上高亮展示
1. 原理图符号
U1 · AT27C040-90PU (PDIP-32)1VPP2A163A154A125A76A67A58A49A310A211A112A013O014O115O216GND32VCC31A1830A1729A1428A1327A826A925OE24OE#23A1022CE#21O720O619O518O417O3Grid Pitch = 2.54mm (IEEE-315)-17.8-12.7-7.6-2.52.57.612.717.825.420.315.210.25.10-5.1-10.2-15.2-20.3-25.4mm
2. 2D封装焊盘
1234567891011121314151617181920212223242526272829303132E=13.70mm · Pitch e=2.54mmD=40.10mm-19-17-15-13-11-9-7-5-3-1135791113151719312927252321191715131197531-1-3-5-7-9-11-13-15-17-19-21-23-25-27-29-31mm
3. 3D实体模型
封装外形: 13.70mm × 40.10mm · 间距 Pitch: 2.54mm · 标尺网格步距: 1.00mm实时同步 <100ms

引脚定义三维联动 (Symbol / 2D / 3D) (32/32)

点击或悬停任意引脚，同时在原理图、PCB焊盘和3D模型上高亮展示
引脚符号类型功能说明 (ZH)
1VPPI/O多功能复用 I/O 与外设引脚 VPP (General)
2A16I/O多功能复用 I/O 与外设引脚 A16 (General)
3A15I/O多功能复用 I/O 与外设引脚 A15 (General)
4A12I/O多功能复用 I/O 与外设引脚 A12 (General)
5A7I/O多功能复用 I/O 与外设引脚 A7 (General)
6A6I/O多功能复用 I/O 与外设引脚 A6 (General)
7A5I/O多功能复用 I/O 与外设引脚 A5 (General)
8A4I/O多功能复用 I/O 与外设引脚 A4 (General)
9A3I/O多功能复用 I/O 与外设引脚 A3 (General)
10A2I/O多功能复用 I/O 与外设引脚 A2 (General)
11A1I/O多功能复用 I/O 与外设引脚 A1 (General)
12A0I/O多功能复用 I/O 与外设引脚 A0 (General)
13O0I/O多功能复用 I/O 与外设引脚 O0 (General)
14O1I/O多功能复用 I/O 与外设引脚 O1 (General)
15O2I/O多功能复用 I/O 与外设引脚 O2 (General)
16GNDGND电源参考地引脚 (GND)
17O3I/O多功能复用 I/O 与外设引脚 O3 (General)
18O4I/O多功能复用 I/O 与外设引脚 O4 (General)
19O5I/O多功能复用 I/O 与外设引脚 O5 (General)
20O6I/O多功能复用 I/O 与外设引脚 O6 (General)
21O7I/O多功能复用 I/O 与外设引脚 O7 (General)
22CE#I/O多功能复用 I/O 与外设引脚 CE# (General)
23A10I/O多功能复用 I/O 与外设引脚 A10 (General)
24OE#I/O多功能复用 I/O 与外设引脚 OE# (General)
25OEI/O多功能复用 I/O 与外设引脚 OE (General)
26A9I/O多功能复用 I/O 与外设引脚 A9 (General)
27A8I/O多功能复用 I/O 与外设引脚 A8 (General)
28A13I/O多功能复用 I/O 与外设引脚 A13 (General)
29A14I/O多功能复用 I/O 与外设引脚 A14 (General)
30A17I/O多功能复用 I/O 与外设引脚 A17 (General)
31A18I/O多功能复用 I/O 与外设引脚 A18 (General)
32VCCPower正电源供电引脚 (VCC — 3.3V / 5.0V Standard Logic)
PIN 1 VPP
I/O
多功能复用 I/O 与外设引脚 VPP (General)
PCB布线建议: Signal terminal VPP (I/O, 3.3V / 5.0V Standard Logic domain). Multiplexed alternate functions: VPP. Supported peripheral buses: General.
IPC-7351B 焊接密度与跨距 C/G/Z 调整

提取图纸画廊 (6 标准工程图 + 5 提取细节图)

直接在页面内查阅原厂PDF文档，或点击图纸全屏放大查看细节
1. 3D真实封装照片级模型REPRESENTATIVE
AT27C040-90PU (PDIP-32) - 1. 3D真实封装照片级模型
高精度实体渲染放大 ›
2. 标准引脚分布图 (Top View)CLEANROOM PINOUT
AT27C040-90PU (PDIP-32) - 2. 标准引脚分布图 (Top View)
准确封装引脚分布 (32 引脚)放大 ›
3. 原厂规格书引脚图PDF PINOUT
AT27C040-90PU (PDIP-32) - 3. 原厂规格书引脚图
无损原始引脚图放大 ›
4. 封装机械外形图 (D×E×A)PACKAGE DIMENSIONS
AT27C040-90PU (PDIP-32) - 4. 封装机械外形图 (D×E×A)
PDIP-32 · 13.70×40.10mm · 节距 2.54mm放大 ›
5. 推荐PCB焊盘图LAND PATTERN
AT27C040-90PU (PDIP-32) - 5. 推荐PCB焊盘图
IPC-7351B 焊盘 (32 Pads)放大 ›
6. 典型应用原理图SCHEMATIC
AT27C040-90PU (PDIP-32) - 6. 典型应用原理图
Typical Application Schematic放大 ›
Datasheet 原始引脚图与技术图纸库 (5 张图纸 · 第 1/1 页)
显示第 1–5 张，共 5 张完整原图 (来自 AT27C040 系列)
P2 · p02_fig011312×710px
AT27C040-90PU (PDIP-32) — 2 Atmel AT27C040 [DATASHEET]
2 Atmel AT27C040 [DATASHEET]
P10 · p10_fig012027×2262px
AT27C040-90PU (PDIP-32) — 10 Atmel AT27C040 [DATASHEET]
10 Atmel AT27C040 [DATASHEET]
P11 · p11_fig012036×2307px
AT27C040-90PU (PDIP-32) — 11 Atmel AT27C040 [DATASHEET]
11 Atmel AT27C040 [DATASHEET]
P11 · p11_fig01P11
AT27C040-90PU (PDIP-32) — Datasheet Page 11 (p11_fig01)
Datasheet Page 11 (p11_fig01)
P12 · p12_fig012035×569px
AT27C040-90PU (PDIP-32) — 10. Revision History | Doc. Rev. Date Comments | 0189J 10/2012 Update 32P6 package outline drawing. | Update template and Atmel logo. | 0189I 04/2011 Remove TSOP package. | Add lead finish to ordering information. | 0189H 12/2007 Datasheet
10. Revision History | Doc. Rev. Date Comments | 0189J 10/2012 Update 32P6 package outline drawing. | Update template and Atmel logo. | 0189I 04/2011 Remove TSOP package. | Add lead finish to ordering information. | 0189H 12/2007 Datasheet

电气参数与元器件规格详情 (AT27C040-90PU)

基于规格书自动提取的功能描述、封装外形尺寸、工作电压范围及外设接口 (ZH)
标准电子与连接器元件
详细概述:AT27C040-90PU (PDIP-32) 是一款 32 引脚的标准电子与连接器元件，机械封装尺寸为 40.10 × 13.70 × 4.20 mm（引脚间距 e = 2.54 mm）。工作电压范围 1.8V ~ 5.5V (Theo Datasheet)，工作温度 -55°C to +125°C，内置 Standard I/O / Passive 通信接口。
工作电源电压范围V_CC / V_DD
1.8V ~ 5.5V (Theo Datasheet)
请在电源引脚 2mm 内布置 100nF + 10µF X7R 去耦电容
工作环境温度范围T_A
-55°C to +125°C
工业级温度规范；最高结温 T_J(max) = +125°C
时钟与射频工作频率f_CLK / f_RF
5MHz
源自数据手册电气参数表
额定电流与功耗参数I_OUT / I_CC
I_GPIO(max) = ±20 mA / pin | I_VDD(total) ≤ 150 mA
请严格遵守单引脚最大电流限制
机械封装外廓尺寸D × E × A
40.10 × 13.70 × 4.20 mm (A1=0.51 mm)
封装类型：DIP (PDIP-32)
引脚总数与中心间距N / e
32 Pins | Pitch e = 2.54 mm (100.0 mil)
基于 IPC-7351B 中心距 C 数学归一化
内置外设与总线接口Buses
Standard I/O / Passive
与原理图符号、2D 焊盘及 3D 模型四向同步
回流焊与潮敏等级规范IPC / MSL
IPC-7351B Level B | J-STD-020 (峰值 260°C) | MSL-3
底部散热焊盘采用 60% 网格钢网开窗防气泡
工程安全警示: SMT 贴片前请核对丝印层第 1 引脚斜角标识。
工程安全警示: 底部散热焊盘需通过 Ø0.3mm 散热过孔阵列连接至内层完整 GND 铜皮。

5项工业标准验证

导出文件前自动执行几何与电气校验
5/5 全部通过
IEEE-315 原理图符号32 个引脚自动按总线分组
OK
IPC-7351B 封装焊盘32 个焊盘 · 节距 2.54mm
OK
IPC-7525 60% 钢网开窗回流焊 1:1 标准
OK
DFM 可制造性规则 (JLCPCB / PCBWay)焊盘最小间距: 0.25mm
OK
3D STEP AP214 & GLB原点完全对齐 (0,0,0)
OK

实物验证与工程师技术评价

基于规格书自动提取的功能描述、封装外形尺寸、工作电压范围及外设接口
5.00 PCB Verified

机械外形尺寸与焊盘 (Land Pattern) (PDIP-32)

由芯片数据手册提取并按 IPC-7351B 规范化
mm
封装本体尺寸 (D × E)Nominal
40.10 × 13.70 mm
封装高度 (A) 与引脚间距 (e)IPC-7351B
A=4.20mm · e=2.54mm
焊盘尺寸 (W × L)Level B
1.60 × 1.60 mm
引脚数 / 总焊盘数Topology
32P / 32Pad (THT_DIP)

推荐外围 BOM 器件与原位替代料号 (Drop-in)

标准应用电路伴随无源器件及引脚 1:1 兼容替代型号
DFM READY
位号 / 替代型号参数值 / 封装电路作用与 PCB 布局规则 (Layout Rule)
N/A
BOM
Per application circuit
PDIP-32
按额定负载电流计算走线宽度，并遵循 IPC-2221 电气间隙规范。

工程技术常见问题 (FAQ) — AT27C040-90PU (PDIP-32)

关于引脚定义、IPC-7351B 焊盘尺寸及 CAD 格式导出的快速解答
IPC-7351B / IEEE-315

AT27C040-90PU (PDIP-32) 的引脚排列 (Pinout) 与供电电压参数是什么？

MICROCHIP 生产的 AT27C040-90PU 采用 PDIP-32 封装，共 32 脚，引脚间距 2.54 mm。主要引脚包括：1 (VPP: 多功能复用 I/O 与外设引脚 VPP (General)), 2 (A16: 多功能复用 I/O 与外设引脚 A16 (General)), 3 (A15: 多功能复用 I/O 与外设引脚 A15 (General)), 4 (A12: 多功能复用 I/O 与外设引脚 A12 (General)), 5 (A7: 多功能复用 I/O 与外设引脚 A7 (General)), 6 (A6: 多功能复用 I/O 与外设引脚 A6 (General))。

AT27C040-90PU 的 IPC-7351B 标准 PCB 封装焊盘尺寸是多少？

依据数据手册机械尺寸及 IPC-7351B Level B (中等密度) 规范，AT27C040-90PU (PDIP-32) 本体轮廓为 13.70 × 40.10 mm，引脚间距 e = 2.54 mm，共计 32 个铜箔焊盘。

哪里可以下载 AT27C040-90PU 的 KiCad (.kicad_mod, .kicad_sym)、Fusion 360 (.lbr) 与 3D STEP 模型？

您可以在本页面免费下载基于 CERN-OHL-P-2.0 开源硬件协议且通过几何校验的 AT27C040-90PU (MICROCHIP, PDIP-32) 完整 CAD 库，包含 KiCad 8 封装、原理图符号、Fusion 360 / Eagle (.lbr) 以及 3D STEP AP214 / WebGL GLB 模型。

静态索引附录：引脚分配表 (32 脚) 与 AT27C040 系列同族变体展开静态数据表
引脚编号 (Pin #)信号名称 (Signal Name)电气类型 (Type)功能说明与 PCB 设计建议
1VPPDigital_IO信号引脚 VPP（方向：I/O，电压域：3.3V / 5.0V Standard Logic）。复用功能 (Alternate Functions)：VPP。支持总线接口：General。
2A16Digital_IO信号引脚 A16（方向：I/O，电压域：3.3V / 5.0V Standard Logic）。复用功能 (Alternate Functions)：A16。支持总线接口：General。
3A15Digital_IO信号引脚 A15（方向：I/O，电压域：3.3V / 5.0V Standard Logic）。复用功能 (Alternate Functions)：A15。支持总线接口：General。
4A12Digital_IO信号引脚 A12（方向：I/O，电压域：3.3V / 5.0V Standard Logic）。复用功能 (Alternate Functions)：A12。支持总线接口：General。
5A7Digital_IO信号引脚 A7（方向：I/O，电压域：3.3V / 5.0V Standard Logic）。复用功能 (Alternate Functions)：A7。支持总线接口：General。
6A6Digital_IO信号引脚 A6（方向：I/O，电压域：3.3V / 5.0V Standard Logic）。复用功能 (Alternate Functions)：A6。支持总线接口：General。
7A5Digital_IO信号引脚 A5（方向：I/O，电压域：3.3V / 5.0V Standard Logic）。复用功能 (Alternate Functions)：A5。支持总线接口：General。
8A4Digital_IO信号引脚 A4（方向：I/O，电压域：3.3V / 5.0V Standard Logic）。复用功能 (Alternate Functions)：A4。支持总线接口：General。
9A3Digital_IO信号引脚 A3（方向：I/O，电压域：3.3V / 5.0V Standard Logic）。复用功能 (Alternate Functions)：A3。支持总线接口：General。
10A2Digital_IO信号引脚 A2（方向：I/O，电压域：3.3V / 5.0V Standard Logic）。复用功能 (Alternate Functions)：A2。支持总线接口：General。
11A1Digital_IO信号引脚 A1（方向：I/O，电压域：3.3V / 5.0V Standard Logic）。复用功能 (Alternate Functions)：A1。支持总线接口：General。
12A0Digital_IO信号引脚 A0（方向：I/O，电压域：3.3V / 5.0V Standard Logic）。复用功能 (Alternate Functions)：A0。支持总线接口：General。
13O0Digital_IO信号引脚 O0（方向：I/O，电压域：3.3V / 5.0V Standard Logic）。复用功能 (Alternate Functions)：O0。支持总线接口：General。
14O1Digital_IO信号引脚 O1（方向：I/O，电压域：3.3V / 5.0V Standard Logic）。复用功能 (Alternate Functions)：O1。支持总线接口：General。
15O2Digital_IO信号引脚 O2（方向：I/O，电压域：3.3V / 5.0V Standard Logic）。复用功能 (Alternate Functions)：O2。支持总线接口：General。
16GNDGND0V 接地回路引脚 (GND)，用于芯片内部核心逻辑、I/O 驱动器及模拟电路参考地。
17O3Digital_IO信号引脚 O3（方向：I/O，电压域：3.3V / 5.0V Standard Logic）。复用功能 (Alternate Functions)：O3。支持总线接口：General。
18O4Digital_IO信号引脚 O4（方向：I/O，电压域：3.3V / 5.0V Standard Logic）。复用功能 (Alternate Functions)：O4。支持总线接口：General。
19O5Digital_IO信号引脚 O5（方向：I/O，电压域：3.3V / 5.0V Standard Logic）。复用功能 (Alternate Functions)：O5。支持总线接口：General。
20O6Digital_IO信号引脚 O6（方向：I/O，电压域：3.3V / 5.0V Standard Logic）。复用功能 (Alternate Functions)：O6。支持总线接口：General。
21O7Digital_IO信号引脚 O7（方向：I/O，电压域：3.3V / 5.0V Standard Logic）。复用功能 (Alternate Functions)：O7。支持总线接口：General。
22CE#Digital_IO信号引脚 CE#（方向：I/O，电压域：3.3V / 5.0V Standard Logic）。复用功能 (Alternate Functions)：CE#。支持总线接口：General。
23A10Digital_IO信号引脚 A10（方向：I/O，电压域：3.3V / 5.0V Standard Logic）。复用功能 (Alternate Functions)：A10。支持总线接口：General。
24OE#Digital_IO信号引脚 OE#（方向：I/O，电压域：3.3V / 5.0V Standard Logic）。复用功能 (Alternate Functions)：OE#。支持总线接口：General。
25OEDigital_IO信号引脚 OE（方向：I/O，电压域：3.3V / 5.0V Standard Logic）。复用功能 (Alternate Functions)：OE。支持总线接口：General。
26A9Digital_IO信号引脚 A9（方向：I/O，电压域：3.3V / 5.0V Standard Logic）。复用功能 (Alternate Functions)：A9。支持总线接口：General。
27A8Digital_IO信号引脚 A8（方向：I/O，电压域：3.3V / 5.0V Standard Logic）。复用功能 (Alternate Functions)：A8。支持总线接口：General。
28A13Digital_IO信号引脚 A13（方向：I/O，电压域：3.3V / 5.0V Standard Logic）。复用功能 (Alternate Functions)：A13。支持总线接口：General。
29A14Digital_IO信号引脚 A14（方向：I/O，电压域：3.3V / 5.0V Standard Logic）。复用功能 (Alternate Functions)：A14。支持总线接口：General。
30A17Digital_IO信号引脚 A17（方向：I/O，电压域：3.3V / 5.0V Standard Logic）。复用功能 (Alternate Functions)：A17。支持总线接口：General。
31A18Digital_IO信号引脚 A18（方向：I/O，电压域：3.3V / 5.0V Standard Logic）。复用功能 (Alternate Functions)：A18。支持总线接口：General。
32VCCPower_In主供电输入引脚 (VCC)，工作电压域：3.3V / 5.0V Standard Logic（最高耐压：5.5V）。
探索器件库封装厂商上传