ChipDocs.org
⌘K
2284 部品PDFアップロード
A3PN010-2QNG48 (QFN-48-EP(6x6)) — Symbol, Footprint IPC-7351B & 3D STEP Model

A3PN010-2QNG48

MICROCHIPID: C2616505QFN-48-EP(6x6) · 49 ピン · Pitch 0.40mmIPC-7351B Verified5.0 (0)
4D 同期クロスプローブモード (CROSS-PROBE)ピンをクリックまたはホバーすると、シンボル、フットプリント、3Dモデル上で同時に強調表示されます
1. シンボル
U1 · A3PN010-2QNG48 (QFN-48-EP(6x6))1GEC0/IO37RSB2IO36RSB13GEA0/IO34RSB4IO22RSB15GND6VCCIB17IO24RSB18IO33RSB19IO26RSB110IO32RSB111IO27RSB112IO29RSB113IO30RSB114IO31RSB115IO28RSB116IO25RSB117IO23RSB118VCC19VCCIB120Revision4 (A21IO14RSB122TCK23TDI24TMS25VPUMP49EP48IO21RSB147IO20RSB146IO19RSB145IO18RSB144IO16RSB143IO15RSB142IO13RSB141IO12RSB140GDC0/IO01RSB39IO03RSB038GDA0/IO05RSB37IO06RSB036IO07RSB035VCC34GND33VCCIB032IO08RSB031IO09RSB030IO10RSB029IO11RSB028VJTAG27TRST26TDOGrid Pitch = 2.54mm (IEEE-315)-17.8-12.7-7.6-2.52.57.612.717.838.133.027.922.917.812.77.62.5-2.5-7.6-12.7-17.8-22.9-27.9-33.0-38.1mm
2. 2Dフットプリント
12345678910111213141516171819202122232425262728293031323334353637383940414243444546474849E=6.00mm · Pitch e=0.40mmD=6.00mm-5-4-3-2-1012345543210-1-2-3-4-5mm
3. 3Dモデル
パッケージ外形: 6.00mm × 6.00mm · ピッチ: 0.40mm · ルーラー目盛: 1.00mm同期完了 <100ms

同期ピン配置 (Symbol / 2D / 3D) (49/49)

ピンをクリックまたはホバーすると、シンボル、フットプリント、3Dモデル上で同時に強調表示されます
ピン記号種別機能説明 (JA)
1GEC0/IO37RSB1I/OマルチプレクスI/O・ペリフェラル端子 GEC0/IO37RSB1 (General)
2IO36RSB1I/OマルチプレクスI/O・ペリフェラル端子 IO36RSB1 (General)
3GEA0/IO34RSB1I/OマルチプレクスI/O・ペリフェラル端子 GEA0/IO34RSB1 (General)
4IO22RSB1I/OマルチプレクスI/O・ペリフェラル端子 IO22RSB1 (General)
5GNDGNDグラウンド基準端子 (GND)
6VCCIB1Power電源供給入力 (VCCIB1 — 3.3V / 5.0V Standard Logic)
7IO24RSB1I/OマルチプレクスI/O・ペリフェラル端子 IO24RSB1 (General)
8IO33RSB1I/OマルチプレクスI/O・ペリフェラル端子 IO33RSB1 (General)
9IO26RSB1I/OマルチプレクスI/O・ペリフェラル端子 IO26RSB1 (General)
10IO32RSB1I/OマルチプレクスI/O・ペリフェラル端子 IO32RSB1 (General)
11IO27RSB1I/OマルチプレクスI/O・ペリフェラル端子 IO27RSB1 (General)
12IO29RSB1I/OマルチプレクスI/O・ペリフェラル端子 IO29RSB1 (General)
13IO30RSB1I/OマルチプレクスI/O・ペリフェラル端子 IO30RSB1 (General)
14IO31RSB1I/OマルチプレクスI/O・ペリフェラル端子 IO31RSB1 (General)
15IO28RSB1I/OマルチプレクスI/O・ペリフェラル端子 IO28RSB1 (General)
16IO25RSB1I/OマルチプレクスI/O・ペリフェラル端子 IO25RSB1 (General)
17IO23RSB1I/OマルチプレクスI/O・ペリフェラル端子 IO23RSB1 (General)
18VCCPower電源供給入力 (VCC — 3.3V / 5.0V Standard Logic)
19VCCIB1Power電源供給入力 (VCCIB1 — 3.3V / 5.0V Standard Logic)
20Revision4 (August2012)I/OマルチプレクスI/O・ペリフェラル端子 Revision4 (August2012) (General)
21IO14RSB1I/OマルチプレクスI/O・ペリフェラル端子 IO14RSB1 (General)
22TCKI/OマルチプレクスI/O・ペリフェラル端子 TCK (General)
23TDII/OマルチプレクスI/O・ペリフェラル端子 TDI (General)
24TMSI/OマルチプレクスI/O・ペリフェラル端子 TMS (General)
25VPUMPI/OマルチプレクスI/O・ペリフェラル端子 VPUMP (General)
26TDOI/OマルチプレクスI/O・ペリフェラル端子 TDO (General)
27TRSTI/OマルチプレクスI/O・ペリフェラル端子 TRST (General)
28VJTAGI/OマルチプレクスI/O・ペリフェラル端子 VJTAG (General)
29IO11RSB0I/OマルチプレクスI/O・ペリフェラル端子 IO11RSB0 (General)
30IO10RSB0I/OマルチプレクスI/O・ペリフェラル端子 IO10RSB0 (General)
31IO09RSB0I/OマルチプレクスI/O・ペリフェラル端子 IO09RSB0 (General)
32IO08RSB0I/OマルチプレクスI/O・ペリフェラル端子 IO08RSB0 (General)
33VCCIB0Power電源供給入力 (VCCIB0 — 3.3V / 5.0V Standard Logic)
34GNDGNDグラウンド基準端子 (GND)
35VCCPower電源供給入力 (VCC — 3.3V / 5.0V Standard Logic)
36IO07RSB0I/OマルチプレクスI/O・ペリフェラル端子 IO07RSB0 (General)
37IO06RSB0I/OマルチプレクスI/O・ペリフェラル端子 IO06RSB0 (General)
38GDA0/IO05RSB0I/OマルチプレクスI/O・ペリフェラル端子 GDA0/IO05RSB0 (General)
39IO03RSB0I/OマルチプレクスI/O・ペリフェラル端子 IO03RSB0 (General)
40GDC0/IO01RSB0I/OマルチプレクスI/O・ペリフェラル端子 GDC0/IO01RSB0 (General)
41IO12RSB1I/OマルチプレクスI/O・ペリフェラル端子 IO12RSB1 (General)
42IO13RSB1I/OマルチプレクスI/O・ペリフェラル端子 IO13RSB1 (General)
43IO15RSB1I/OマルチプレクスI/O・ペリフェラル端子 IO15RSB1 (General)
44IO16RSB1I/OマルチプレクスI/O・ペリフェラル端子 IO16RSB1 (General)
45IO18RSB1I/OマルチプレクスI/O・ペリフェラル端子 IO18RSB1 (General)
46IO19RSB1I/OマルチプレクスI/O・ペリフェラル端子 IO19RSB1 (General)
47IO20RSB1I/OマルチプレクスI/O・ペリフェラル端子 IO20RSB1 (General)
48IO21RSB1I/OマルチプレクスI/O・ペリフェラル端子 IO21RSB1 (General)
49EPGND露出サーマルパッド・グラウンド (EP)
PIN 1 GEC0/IO37RSB1
I/O
マルチプレクスI/O・ペリフェラル端子 GEC0/IO37RSB1 (General)
設計上の注意点: Signal terminal GEC0/IO37RSB1 (I/O, 3.3V / 5.0V Standard Logic domain). Multiplexed alternate functions: GEC0/IO37RSB1. Supported peripheral buses: General.
IPC-7351B はんだ付け密度 & スパン C/G/Z 設定

データシートPDF直接表示 & 技術図面ギャラリー (6 標準図面 + 7 抽出図面)

原本PDFを直接閲覧、または図面をクリックして全画面拡大
PDFを別ウィンドウで開く ↗PDFデータシート閲覧 (.pdf)
PDF VIEWERメーカー公式データシート: A3PN010-2QNG48 (MICROCHIP · QFN-48-EP(6x6))
下の埋め込み PDF ビューア内でスクロールやキーワード検索 (Ctrl+F) が可能です
1. 実装3D外観モデルREPRESENTATIVE
A3PN010-2QNG48 (QFN-48-EP(6x6)) - 1. 実装3D外観モデル
高精度3Dソリッドモデル拡大 ›
2. 標準ピン配置図 (上面)CLEANROOM PINOUT
A3PN010-2QNG48 (QFN-48-EP(6x6)) - 2. 標準ピン配置図 (上面)
パッケージ正規ピン配置 (49ピン)拡大 ›
3. 原本データシートピン図PDF PINOUT
A3PN010-2QNG48 (QFN-48-EP(6x6)) - 3. 原本データシートピン図
無トリミングピン配置図拡大 ›
4. パッケージ外形寸法図 (D×E×A)PACKAGE DIMENSIONS
A3PN010-2QNG48 (QFN-48-EP(6x6)) - 4. パッケージ外形寸法図 (D×E×A)
QFN-48-EP(6x6) · 6.00×6.00mm · ピッチ 0.40mm拡大 ›
5. 推奨PCBフットプリントLAND PATTERN
A3PN010-2QNG48 (QFN-48-EP(6x6)) - 5. 推奨PCBフットプリント
IPC-7351B パッド (49 Pads)拡大 ›
6. アプリケーション参考回路SCHEMATIC
A3PN010-2QNG48 (QFN-48-EP(6x6)) - 6. アプリケーション参考回路
Typical Application Schematic拡大 ›
PDF データシート原本ピン配置・技術図面ライブラリ (7 点 · 1/1 ページ)
A3PN010 シリーズの切り抜きなし原本図面 7 点中 1–7 点目を表示
P27 · p27_fig011583×612px
A3PN010-2QNG48 (QFN-48-EP(6x6)) — Figure 2-5 • Entering and Exiting Sleep Mode-Typical Timing Diagram
Figure 2-5 • Entering and Exiting Sleep Mode-Typical Timing Diagram
P27 · p27_fig021583×754px
A3PN010-2QNG48 (QFN-48-EP(6x6)) — Figure 2-6 • Controlling Power On/Off State Using Microprocessor and Power FET
Figure 2-6 • Controlling Power On/Off State Using Microprocessor and Power FET
P28 · p28_fig011583×780px
A3PN010-2QNG48 (QFN-48-EP(6x6)) — Figure 2-7 • Controlling Power On/Off State Using Microprocessor and Voltage Regulator
Figure 2-7 • Controlling Power On/Off State Using Microprocessor and Voltage Regulator
P166 · p166_fig011583×615px
A3PN010-2QNG48 (QFN-48-EP(6x6)) — Figure 7-4 • Single-Ended I/O Standard Topology
Figure 7-4 • Single-Ended I/O Standard Topology
P181 · p181_fig011583×1317px
A3PN010-2QNG48 (QFN-48-EP(6x6)) — Figure 7-12 • I/O Bank Architecture of AGLN250/A3PN250 Devices
Figure 7-12 • I/O Bank Architecture of AGLN250/A3PN250 Devices
P271 · p271_fig011700×1016px
A3PN010-2QNG48 (QFN-48-EP(6x6)) — VCC VCCI VJTAG | GND | TCK TDO | TMS VPUMP | TDI | C1 C2 | TRST | 1 TCK 2 GND 3 TDO 4 NC* 5 TMS 6 VJTAG 7 VPUMP 8 TRST 9 TDI 10 GND | Low Power Flash Device | VCC from the target board | VJTAG from the target board VCCI from the target boar
VCC VCCI VJTAG | GND | TCK TDO | TMS VPUMP | TDI | C1 C2 | TRST | 1 TCK 2 GND 3 TDO 4 NC* 5 TMS 6 VJTAG 7 VPUMP 8 TRST 9 TDI 10 GND | Low Power Flash Device | VCC from the target board | VJTAG from the target board VCCI from the target boar
P271 · p271_fig01P271
A3PN010-2QNG48 (QFN-48-EP(6x6)) — Datasheet Page 271 (p271_fig01)
Datasheet Page 271 (p271_fig01)

電気仕様 & 部品詳細スペック (A3PN010-2QNG48)

データシートから自動抽出された機能概要、外形寸法、電源電圧範囲、周辺機能インターフェース (JA)
標準電子部品・コネクタ
詳細概要:A3PN010-2QNG48 (QFN-48-EP(6x6)) は 48 ピンの標準電子部品・コネクタで、パッケージ外形は 6.00 × 6.00 × 0.85 mm（ピンピッチ e = 0.40 mm）です。動作電源電圧 1.8V ~ 5.5V (Theo Datasheet)、動作温度範囲 -40°C ~ +85°C (Industrial Grade)、Standard I/O / Passive インターフェースを内蔵しています。
動作電源電圧範囲V_CC / V_DD
1.8V ~ 5.5V (Theo Datasheet)
電源ピンから 2mm 以内に 100nF + 10µF X7R パスコンを配置
動作周囲温度範囲T_A
-40°C ~ +85°C (Industrial Grade)
工業用温度グレード；最大接合部温度 T_J(max) = +125°C
動作クロック・無線周波数f_CLK / f_RF
DC / Broadband Passive
PDF データシート電気的特性より抽出
出力電流・消費電流定格I_OUT / I_CC
I_GPIO(max) = ±20 mA / pin | I_VDD(total) ≤ 150 mA
ピンあたりの絶対最大定格電流を厳守
パッケージ外形寸法 (D × E × A)D × E × A
6.00 × 6.00 × 0.85 mm (A1=0.03 mm)
パッケージ系列: QFN (QFN-48-EP(6x6))
ピン数・リードピッチN / e
48 Pins | Pitch e = 0.40 mm (15.7 mil)
IPC-7351B 中心間スパン C 準拠
内蔵ペリフェラルバスBuses
Standard I/O / Passive
回路図シンボル・2D フットプリント・3D モデル完全同期
リフロー実装・吸湿感度IPC / MSL
IPC-7351B Level B | J-STD-020 (ピーク 260°C) | MSL-3
サーマルパッドは 60% 分割ステンシル開口を推奨
エンジニアリング警告: 実装前にシルクスクリーンの 1 番ピン面取りマークを確認してください。
エンジニアリング警告: 放熱パッドは Ø0.3mm サーマルビアを介して GND プレーンへ確実に接続してください。

5点工業規格検証

ファイル出力前の自動幾何・電気チェック
5/5 合格
IEEE-315 シンボル49 ピン自動バス分類
OK
IPC-7351B フットプリント49 パッド · ピッチ 0.40mm
OK
IPC-7525 60% はんだペースト開口EPAD 4.60×4.60mm メッシュ分割
OK
DFM製造基準 (JLCPCB / PCBWay)最小パッド間隙: 0.25mm
OK
3D STEP AP214 & GLB座標原点完全一致 (0,0,0)
OK

実機検証 & コミュニティ技術レビュー

データシートから自動抽出された機能概要、外形寸法、電源電圧範囲、周辺機能インターフェース
5.00 PCB Verified

機械寸法 & ランドパターン (QFN-48-EP(6x6))

データシートから抽出・IPC-7351B 準拠標準化
mm
パッケージ外形 (D × E)Nominal
6.00 × 6.00 mm
全高 (A) & ピッチ (e)IPC-7351B
A=0.85mm · e=0.40mm
パッド寸法 (W × L)Level B
0.22 × 0.80 mm
ピン数 / 総パッド数Topology
49P / 49Pad (QUAD_ROW)

推奨周辺部品 (BOM) & ピン互換代替品 (Drop-in)

標準アプリケーション回路の受動部品および 1:1 ピン互換代替型番
DFM READY
部品記号 / 代替型番定数 / パッケージ役割 & PCB レイアウトルール
N/A
BOM
Per application circuit
QFN-48-EP(6x6)
定格負荷電流に応じた配線幅を確保し、IPC-2221 の絶縁沿面距離規格に準拠してください。

技術的なよくある質問 (FAQ) — A3PN010-2QNG48 (QFN-48-EP(6x6))

ピン配置、IPC-7351B ランドパターン寸法、CAD 出力フォーマットに関する回答
IPC-7351B / IEEE-315

A3PN010-2QNG48 (QFN-48-EP(6x6)) のピン配置 (Pinout) および電源電圧仕様は？

MICROCHIP 製 A3PN010-2QNG48 (QFN-48-EP(6x6) パッケージ) は全 49 ピン構成で、ピンピッチは 0.40 mm です。主なピン：1 (GEC0/IO37RSB1: マルチプレクスI/O・ペリフェラル端子 GEC0/IO37RSB1 (General)), 2 (IO36RSB1: マルチプレクスI/O・ペリフェラル端子 IO36RSB1 (General)), 3 (GEA0/IO34RSB1: マルチプレクスI/O・ペリフェラル端子 GEA0/IO34RSB1 (General)), 4 (IO22RSB1: マルチプレクスI/O・ペリフェラル端子 IO22RSB1 (General)), 5 (GND: グラウンド基準端子 (GND)), 6 (VCCIB1: 電源供給入力 (VCCIB1 — 3.3V / 5.0V Standard Logic))。

A3PN010-2QNG48 の IPC-7351B 準拠 PCB フットプリント寸法は？

データシート外形図および IPC-7351B Level B (標準密度) に基づき、A3PN010-2QNG48 (QFN-48-EP(6x6)) の本体外形は 6.00 × 6.00 mm、ピッチ e = 0.40 mm、合計 49 パッドで構成されています（中央放熱パッド EPAD 4.60 × 4.60 mm、IPC-7525 60% 開口ペーストマスク付き）。

A3PN010-2QNG48 の KiCad (.kicad_mod, .kicad_sym)、Fusion 360 (.lbr)、3D STEP モデルはどこでダウンロードできますか？

このページから CERN-OHL-P-2.0 ライセンスの下で検証済みの A3PN010-2QNG48 (MICROCHIP, QFN-48-EP(6x6)) CAD ライブラリパッケージ（KiCad 8、Autodesk Fusion 360 / Eagle .lbr、3D STEP AP214 & WebGL GLB）を無料で直接ダウンロードできます。

静的リファレンス付録：ピン配置表 (49 ピン) & A3PN010 シリーズバリエーション静的テーブルを開く
ピン番号 (Pin #)信号名 (Signal Name)電気種別 (Type)機能説明 & 回路設計上の注意
1GEC0/IO37RSB1Digital_IO信号端子 GEC0/IO37RSB1（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: GEC0/IO37RSB1。対応バス/インターフェース: General。
2IO36RSB1Digital_IO信号端子 IO36RSB1（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: IO36RSB1。対応バス/インターフェース: General。
3GEA0/IO34RSB1Digital_IO信号端子 GEA0/IO34RSB1（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: GEA0/IO34RSB1。対応バス/インターフェース: General。
4IO22RSB1Digital_IO信号端子 IO22RSB1（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: IO22RSB1。対応バス/インターフェース: General。
5GNDGND内部ロジック、I/Oドライバ、アナログ回路の共通帰路となる0Vグラウンド端子 (GND) です。
6VCCIB1Power_In3.3V / 5.0V Standard Logic 電源ドメインで動作する正電源入力端子 (VCCIB1、最大定格: 5.5V) です。
7IO24RSB1Digital_IO信号端子 IO24RSB1（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: IO24RSB1。対応バス/インターフェース: General。
8IO33RSB1Digital_IO信号端子 IO33RSB1（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: IO33RSB1。対応バス/インターフェース: General。
9IO26RSB1Digital_IO信号端子 IO26RSB1（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: IO26RSB1。対応バス/インターフェース: General。
10IO32RSB1Digital_IO信号端子 IO32RSB1（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: IO32RSB1。対応バス/インターフェース: General。
11IO27RSB1Digital_IO信号端子 IO27RSB1（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: IO27RSB1。対応バス/インターフェース: General。
12IO29RSB1Digital_IO信号端子 IO29RSB1（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: IO29RSB1。対応バス/インターフェース: General。
13IO30RSB1Digital_IO信号端子 IO30RSB1（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: IO30RSB1。対応バス/インターフェース: General。
14IO31RSB1Digital_IO信号端子 IO31RSB1（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: IO31RSB1。対応バス/インターフェース: General。
15IO28RSB1Digital_IO信号端子 IO28RSB1（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: IO28RSB1。対応バス/インターフェース: General。
16IO25RSB1Digital_IO信号端子 IO25RSB1（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: IO25RSB1。対応バス/インターフェース: General。
17IO23RSB1Digital_IO信号端子 IO23RSB1（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: IO23RSB1。対応バス/インターフェース: General。
18VCCPower_In3.3V / 5.0V Standard Logic 電源ドメインで動作する正電源入力端子 (VCC、最大定格: 5.5V) です。
19VCCIB1Power_In3.3V / 5.0V Standard Logic 電源ドメインで動作する正電源入力端子 (VCCIB1、最大定格: 5.5V) です。
20Revision4 (August2012)Digital_IO信号端子 Revision4 (August2012)（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: Revision4 (August2012)。対応バス/インターフェース: General。
21IO14RSB1Digital_IO信号端子 IO14RSB1（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: IO14RSB1。対応バス/インターフェース: General。
22TCKDigital_IO信号端子 TCK（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: TCK。対応バス/インターフェース: General。
23TDIDigital_IO信号端子 TDI（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: TDI。対応バス/インターフェース: General。
24TMSDigital_IO信号端子 TMS（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: TMS。対応バス/インターフェース: General。
25VPUMPDigital_IO信号端子 VPUMP（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: VPUMP。対応バス/インターフェース: General。
26TDODigital_IO信号端子 TDO（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: TDO。対応バス/インターフェース: General。
27TRSTDigital_IO信号端子 TRST（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: TRST。対応バス/インターフェース: General。
28VJTAGDigital_IO信号端子 VJTAG（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: VJTAG。対応バス/インターフェース: General。
29IO11RSB0Digital_IO信号端子 IO11RSB0（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: IO11RSB0。対応バス/インターフェース: General。
30IO10RSB0Digital_IO信号端子 IO10RSB0（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: IO10RSB0。対応バス/インターフェース: General。
31IO09RSB0Digital_IO信号端子 IO09RSB0（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: IO09RSB0。対応バス/インターフェース: General。
32IO08RSB0Digital_IO信号端子 IO08RSB0（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: IO08RSB0。対応バス/インターフェース: General。
33VCCIB0Power_In3.3V / 5.0V Standard Logic 電源ドメインで動作する正電源入力端子 (VCCIB0、最大定格: 5.5V) です。
34GNDGND内部ロジック、I/Oドライバ、アナログ回路の共通帰路となる0Vグラウンド端子 (GND) です。
35VCCPower_In3.3V / 5.0V Standard Logic 電源ドメインで動作する正電源入力端子 (VCC、最大定格: 5.5V) です。
36IO07RSB0Digital_IO信号端子 IO07RSB0（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: IO07RSB0。対応バス/インターフェース: General。
37IO06RSB0Digital_IO信号端子 IO06RSB0（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: IO06RSB0。対応バス/インターフェース: General。
38GDA0/IO05RSB0Digital_IO信号端子 GDA0/IO05RSB0（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: GDA0/IO05RSB0。対応バス/インターフェース: General。
39IO03RSB0Digital_IO信号端子 IO03RSB0（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: IO03RSB0。対応バス/インターフェース: General。
40GDC0/IO01RSB0Digital_IO信号端子 GDC0/IO01RSB0（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: GDC0/IO01RSB0。対応バス/インターフェース: General。
41IO12RSB1Digital_IO信号端子 IO12RSB1（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: IO12RSB1。対応バス/インターフェース: General。
42IO13RSB1Digital_IO信号端子 IO13RSB1（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: IO13RSB1。対応バス/インターフェース: General。
43IO15RSB1Digital_IO信号端子 IO15RSB1（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: IO15RSB1。対応バス/インターフェース: General。
44IO16RSB1Digital_IO信号端子 IO16RSB1（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: IO16RSB1。対応バス/インターフェース: General。
45IO18RSB1Digital_IO信号端子 IO18RSB1（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: IO18RSB1。対応バス/インターフェース: General。
46IO19RSB1Digital_IO信号端子 IO19RSB1（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: IO19RSB1。対応バス/インターフェース: General。
47IO20RSB1Digital_IO信号端子 IO20RSB1（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: IO20RSB1。対応バス/インターフェース: General。
48IO21RSB1Digital_IO信号端子 IO21RSB1（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: IO21RSB1。対応バス/インターフェース: General。
49EPGNDパッケージ底面の露出放熱パッド (EP)。基板への主要な放熱経路および低インダクタンスの0Vグラウンド帰路として機能します。
探索部品パッケージメーカーアップロード