93C56-E/P (PDIP-8) — Schaltplansymbol, IPC-7351B Footprint & 3D STEP Modell

Q: Wie lautet die Pinbelegung (Pinout) und Versorgungsspannung des 93C56-E/P (PDIP-8)?

Das Bauteil 93C56-E/P von MICROCHIP im PDIP-8-Gehäuse besitzt 8 Pins mit einem Rastermaß (Pitch) von 2.54 mm. Wichtige Pins: 1 (CS: Multiplex-I/O- & Peripherie-Pin CS (General)), 2 (CLK: Multiplex-I/O- & Peripherie-Pin CLK (General)), 3 (DI: Multiplex-I/O- & Peripherie-Pin DI (General)), 4 (DO: Multiplex-I/O- & Peripherie-Pin DO (General)), 5 (VSS: Masseanschluss (VSS)), 6 (ORG#: Multiplex-I/O- & Peripherie-Pin ORG# (General)).

Q: Welche IPC-7351B Land-Pattern-Abmessungen hat der 93C56-E/P?

Gemäß Datenblatt und IPC-7351B (Density Level B Nominal) betragen die Gehäusemaße des 93C56-E/P (PDIP-8) 6.35 × 9.62 mm bei einem Pitch e = 2.54 mm und 8 Kupfer-Pads.

Q: Wo können KiCad (.kicad_mod, .kicad_sym), Fusion 360 (.lbr) und 3D-STEP-Modelle für 93C56-E/P heruntergeladen werden?

Auf dieser Seite können Sie das vollständig verifizierte CAD-Bibliothekspaket für 93C56-E/P (MICROCHIP, PDIP-8) unter der Open-Hardware-Lizenz CERN-OHL-P-2.0 kostenlos herunterladen: KiCad 8 Footprint (.kicad_mod), Schaltplansymbol (.kicad_sym), Fusion 360 / Eagle (.lbr) und 3D STEP AP214 / WebGL GLB.

1. SCHALTPLANSYMBOL

2. 2D-FOOTPRINT

3. 3D-MODELL

Gehäusekörper: 6.35mm × 9.62mm · Raster: 2.54mm · Linealschritt: 1.00mmSynchronisiert <100ms

Synchronisierte Pinbelegung (Symbol / 2D / 3D) (8/8)

Klicken oder berühren Sie einen Pin, um ihn zeitgleich in Symbol, Footprint und 3D hervorzuheben

Pin	Symbol	Typ	Funktionsbeschreibung (DE)
1	CS	I/O	Multiplex-I/O- & Peripherie-Pin CS (General)
2	CLK	I/O	Multiplex-I/O- & Peripherie-Pin CLK (General)
3	DI	I/O	Multiplex-I/O- & Peripherie-Pin DI (General)
4	DO	I/O	Multiplex-I/O- & Peripherie-Pin DO (General)
5	VSS	GND	Masseanschluss (VSS)
6	ORG#	I/O	Multiplex-I/O- & Peripherie-Pin ORG# (General)
7	NC	I/O	Multiplex-I/O- & Peripherie-Pin NC (General)
8	VCC	Power	Versorgungsspannungseingang (VCC — 3.3V / 5.0V Standard Logic)

PIN 1 CS

I/O

Multiplex-I/O- & Peripherie-Pin CS (General)

Designhinweis: Signal terminal CS (I/O, 3.3V / 5.0V Standard Logic domain). Multiplexed alternate functions: CS. Supported peripheral buses: General.

IPC-7351B Lötdichte & Spannweite C/G/Z Konfigurator

Zeichnungsgalerie (6 Standardzeichnungen + 5 Extrahierte Abbildungen)

Original-Datenblatt direkt im Browser lesen oder Zeichnungen im Vollbildmodus vergrößern

1. Reales 3D-GehäusemodellREPRESENTATIVE

93C56-E/P (PDIP-8) - 1. Reales 3D-Gehäusemodell

Detaillierter 3D-VolumenkörperVergrößern ›

2. Standard-Pinbelegung (Draufsicht)CLEANROOM PINOUT

93C56-E/P (PDIP-8) - 2. Standard-Pinbelegung (Draufsicht)

Konforme Pinanordnung (8 Pins)Vergrößern ›

3. Original-Datenblatt-PinoutPDF PINOUT

93C56-E/P (PDIP-8) - 3. Original-Datenblatt-Pinout

Unbeschnittenes DatenblattdiagrammVergrößern ›

4. Gehäuseabmessungen (D×E×A)PACKAGE DIMENSIONS

93C56-E/P (PDIP-8) - 4. Gehäuseabmessungen (D×E×A)

PDIP-8 · 6.35×9.62mm · Raster 2.54mmVergrößern ›

5. Empfohlener PCB-FootprintLAND PATTERN

93C56-E/P (PDIP-8) - 5. Empfohlener PCB-Footprint

IPC-7351B Land Pattern (8 Pads)Vergrößern ›

6. Typische ApplikationsschaltungSCHEMATIC

93C56-E/P (PDIP-8) - 6. Typische Applikationsschaltung

Typical Application SchematicVergrößern ›

Originale Datenblatt-Pinouts & Technische Zeichnungen (5 Abb. · Seite 1/1)

Zeige 1–5 von 5 unbeschnittenen Originalzeichnungen für 93C56

P1 · p01_fig011748×2355px

93C56-E/P (PDIP-8) — MICROCHIP 93C56/66 ee ens 2K/4K 5.0V CMOS Serial EEPROM ——— —— — — FEATURES PACKAGE TYPE * Low power CMOS technology DIP + ORG pin selectable memory organization = ~ 256 x 8 or 128 x 16 bit organization (93C56) - 512.x 8 oF 256 x 16 bit org

MICROCHIP 93C56/66 ee ens 2K/4K 5.0V CMOS Serial EEPROM ——— —— — — FEATURES PACKAGE TYPE * Low power CMOS technology DIP + ORG pin selectable memory organization = ~ 256 x 8 or 128 x 16 bit organization (93C56) - 512.x 8 oF 256 x 16 bit org

P2 · p02_fig011748×2355px

PDF-Abbildung p02_fig01 (Seite 2 — OTHER_DIAGRAM)

P7 · p07_fig011748×2354px

$93C56-E/P (PDIP-8) — —_—_—_—_—_—_—_—_—_—_—__—_—__ ————————V—_—_—_—_—_—_—_—_—_— FIGURE 9-4: EWDS TIMING cs /— — —— \ Tos / cuk a /\e 8 0 fXE XA FIGURE 9-5: WRITE TIMING cs / § 5 \ Tox / « TULL a NOD NOX EXE EXE vo TRLSTATE 5 : BUSY READY re : Tre _ (x16) | (x8)$

—_—_—_—_—_—_—_—_—_—_—__—_—__ ————————V—_—_—_—_—_—_—_—_—_— FIGURE 9-4: EWDS TIMING cs /— — —— \ Tos / cuk a /\e 8 0 fXE XA FIGURE 9-5: WRITE TIMING cs / § 5 \ Tox / « TULL a NOD NOX EXE EXE vo TRLSTATE 5 : BUSY READY re : Tre _ (x16) | (x8)

P8 · p08_fig011748×2354px

93C56-E/P (PDIP-8) — 93C56/66 ee FIGURE 9-7: ERASE TIMING Tos. <P cs STANDBY ° nl i a ot tN@X X XEXeN, , i] ‘Tsv Tea] to TRISTATE 4 BUSY READY TRISTATE | «+ Address bit A7 becomes a “don,t care" (x16 mode) on 93056. J i [LAB _| * Address bit A8 becomes a “don,t

93C56/66 ee FIGURE 9-7: ERASE TIMING Tos. <P cs STANDBY ° nl i a ot tN@X X XEXeN, , i] ‘Tsv Tea] to TRISTATE 4 BUSY READY TRISTATE | «+ Address bit A7 becomes a “don,t care" (x16 mode) on 93056. J i [LAB _| * Address bit A8 becomes a “don,t

P9 · p09_fig011748×2359px

93C56-E/P (PDIP-8) — QS 93C56/66 P Identification $ Jo order or to obtain information, e.g., on pricing or delivery, please use the listed part numbers, and refer to the factory or the listed sales offices. 93C56/66 - IP Package: P = Plastic DIP (300 mil Body)

QS 93C56/66 P Identification $ Jo order or to obtain information, e.g., on pricing or delivery, please use the listed part numbers, and refer to the factory or the listed sales offices. 93C56/66 - IP Package: P = Plastic DIP (300 mil Body)

Elektrische Spezifikationen & Bauteildetails (93C56-E/P)

Automatisch aus dem Datenblatt extrahierte Funktionsbeschreibung, Abmessungen, Betriebsspannungsbereich und Schnittstellen (DE)

Standard-Elektronik- & Steckverbinderbauteil

Detaillierte Übersicht:93C56-E/P (PDIP-8) ist ein 8-poliges Standard-Elektronik- & Steckverbinderbauteil mit den Gehäuseabmessungen 9.62 × 6.35 × 4.20 mm (Pin-Raster e = 2.54 mm). Ausgelegt für 1.8V ~ 5.5V (Theo Datasheet) Versorgungsspannung, -40°C ~ +85°C (Industrial Grade) Temperaturbereich und Standard I/O / Passive Schnittstellen.

BetriebsversorgungsspannungV_CC / V_DD

1.8V ~ 5.5V (Theo Datasheet)

100nF + 10µF X7R Stützkondensatoren < 2mm am Versorgungspin platzieren

UmgebungstemperaturbereichT_A

-40°C ~ +85°C (Industrial Grade)

Industrieller Temperaturbereich; T_J(max) = +125°C

Takt- & Funkfrequenzf_CLK / f_RF

DC / Broadband Passive

Aus offiziellen PDF-Datenblatttabellen extrahiert

Strom- & LeistungsdatenI_OUT / I_CC

I_GPIO(max) = ±20 mA / pin | I_VDD(total) ≤ 150 mA

Maximal zulässigen Pin-Strom beachten

Gehäuseabmessungen (D × E × A)D × E × A

9.62 × 6.35 × 4.20 mm (A1=0.51 mm)

Gehäusefamilie: DIP (PDIP-8)

Pinanzahl & RastermaßN / e

8 Pins | Pitch e = 2.54 mm (100.0 mil)

Nach IPC-7351B Mittenabstand C normalisiert

Integrierte BusschnittstellenBuses

Standard I/O / Passive

4-Wege-Synchronisation (Symbol ↔ Pinout ↔ 2D ↔ 3D)

Lötprofil & FeuchteempfindlichkeitIPC / MSL

IPC-7351B Level B | J-STD-020 (Peak 260°C) | MSL-3

60% Pastenmasken-Segmentierung auf dem Thermal-Pad

Technischer Sicherheitshinweis: Vor der SMT-Bestückung die Pin-1-Markierung auf dem Bestückungsdruck prüfen.

Technischer Sicherheitshinweis: Thermal-Pad über Ø0.3mm Thermodurchkontaktierungen niederimpedant an die GND-Lage anbinden.

5-Punkte-Industriestandardprüfung

Automatische Geometrie- und Regelprüfung vor dem Dateiexport

5/5 BESTANDEN

IEEE-315 Symbol8 Pins automatisch nach Bussen gruppiert

IPC-7351B Footprint8 Pads · Raster 2.54mm

IPC-7525 60% LotpastenfensterReflow 1:1 Standard

DFM-Fertigungsregeln (JLCPCB / PCBWay)Min. Pad-Abstand: 0.25mm

3D STEP AP214 & GLBKoordinatenursprung deckungsgleich (0,0,0)

Praxisverifikation & Ingenieurbewertungen

Automatisch aus dem Datenblatt extrahierte Funktionsbeschreibung, Abmessungen, Betriebsspannungsbereich und Schnittstellen

5.00 PCB Verified

Mechanische Abmessungen & Land Pattern (PDIP-8)

Aus dem Datenblatt extrahiert & nach IPC-7351B normiert

Gehäusekörper (D × E)Nominal

9.62 × 6.35 mm

Höhe (A) & Raster (e)IPC-7351B

A=4.20mm · e=2.54mm

Pad-Abmessungen (W × L)Level B

1.60 × 1.60 mm

Pins / Gesamt-PadsTopology

8P / 8Pad (THT_DIP)

Empfohlene Peripherie-BOM & Pin-kompatible Ersatztypen (Drop-in)

Passive Begleitbauteile gemäß Referenzschaltung sowie 1:1 pin-kompatible Alternativen

DFM READY

Bauteilbezeichner / Ersatz-MPN	Wert / Gehäuse	Funktion & PCB-Layout-Regel
N/A BOM	Per application circuit PDIP-8	Leiterbahnbreiten für Nennstrom dimensionieren und IPC-2221 Isolationsabstände einhalten.

Häufig gestellte technische Fragen (FAQ) — 93C56-E/P (PDIP-8)

Schnellantworten zu Pinbelegung, IPC-7351B Land-Pattern-Abmessungen und CAD-Exportformaten

IPC-7351B / IEEE-315

Wie lautet die Pinbelegung (Pinout) und Versorgungsspannung des 93C56-E/P (PDIP-8)?

Das Bauteil 93C56-E/P von MICROCHIP im PDIP-8-Gehäuse besitzt 8 Pins mit einem Rastermaß (Pitch) von 2.54 mm. Wichtige Pins: 1 (CS: Multiplex-I/O- & Peripherie-Pin CS (General)), 2 (CLK: Multiplex-I/O- & Peripherie-Pin CLK (General)), 3 (DI: Multiplex-I/O- & Peripherie-Pin DI (General)), 4 (DO: Multiplex-I/O- & Peripherie-Pin DO (General)), 5 (VSS: Masseanschluss (VSS)), 6 (ORG#: Multiplex-I/O- & Peripherie-Pin ORG# (General)).

Welche IPC-7351B Land-Pattern-Abmessungen hat der 93C56-E/P?

Gemäß Datenblatt und IPC-7351B (Density Level B Nominal) betragen die Gehäusemaße des 93C56-E/P (PDIP-8) 6.35 × 9.62 mm bei einem Pitch e = 2.54 mm und 8 Kupfer-Pads.

Wo können KiCad (.kicad_mod, .kicad_sym), Fusion 360 (.lbr) und 3D-STEP-Modelle für 93C56-E/P heruntergeladen werden?

Auf dieser Seite können Sie das vollständig verifizierte CAD-Bibliothekspaket für 93C56-E/P (MICROCHIP, PDIP-8) unter der Open-Hardware-Lizenz CERN-OHL-P-2.0 kostenlos herunterladen: KiCad 8 Footprint (.kicad_mod), Schaltplansymbol (.kicad_sym), Fusion 360 / Eagle (.lbr) und 3D STEP AP214 / WebGL GLB.

Statischer Referenzanhang: Pinbelegungstabelle (8 Pins) & 93C56 VariantenStatische Tabelle aufklappen

Pin-Nr.	Signalname	Elektrischer Typ	Funktionsbeschreibung & Schaltungshinweise
1	CS	Digital_IO	Signalanschluss CS (Richtung: I/O, Spannungsbereich: 3.3V / 5.0V Standard Logic). Alternative Multiplex-Funktionen: CS. Unterstützte Bus-Schnittstellen: General.
2	CLK	Digital_IO	Signalanschluss CLK (Richtung: I/O, Spannungsbereich: 3.3V / 5.0V Standard Logic). Alternative Multiplex-Funktionen: CLK. Unterstützte Bus-Schnittstellen: General.
3	DI	Digital_IO	Signalanschluss DI (Richtung: I/O, Spannungsbereich: 3.3V / 5.0V Standard Logic). Alternative Multiplex-Funktionen: DI. Unterstützte Bus-Schnittstellen: General.
4	DO	Digital_IO	Signalanschluss DO (Richtung: I/O, Spannungsbereich: 3.3V / 5.0V Standard Logic). Alternative Multiplex-Funktionen: DO. Unterstützte Bus-Schnittstellen: General.
5	VSS	GND	Elektrischer 0V-Masserückführungsanschluss (VSS) für Kernlogik, I/O-Treiber und Analogblöcke.
6	ORG#	Digital_IO	Signalanschluss ORG# (Richtung: I/O, Spannungsbereich: 3.3V / 5.0V Standard Logic). Alternative Multiplex-Funktionen: ORG#. Unterstützte Bus-Schnittstellen: General.
7	NC	NC	Signalanschluss NC (Richtung: I/O, Spannungsbereich: 3.3V / 5.0V Standard Logic). Alternative Multiplex-Funktionen: NC. Unterstützte Bus-Schnittstellen: General.
8	VCC	Power_In	Positiver Versorgungseingang (VCC) im Spannungsbereich 3.3V / 5.0V Standard Logic (Max. 5.5V).

4D Studio: 93C56-E/P Permalink: /part/C1350189 MICROCHIP PDIP-8 Alle Gehäusetypen Alle Hersteller