Mechanische Abmessungen & Land Pattern (DFN-8-EP(2x3))
Aus dem Datenblatt extrahiert & nach IPC-7351B normiertEmpfohlene Peripherie-BOM & Pin-kompatible Ersatztypen (Drop-in)
Passive Begleitbauteile gemäß Referenzschaltung sowie 1:1 pin-kompatible Alternativen| Bauteilbezeichner / Ersatz-MPN | Wert / Gehäuse | Funktion & PCB-Layout-Regel |
|---|---|---|
| N/A BOM | Gemäß Applikationsschaltung DFN-8-EP(2x3) | Leiterbahnbreiten für Nennstrom dimensionieren und IPC-2221 Isolationsabstände einhalten. |
Häufig gestellte technische Fragen (FAQ) — 93AA56AT-I/MC (DFN-8-EP(2x3))
Schnellantworten zu Pinbelegung, IPC-7351B Land-Pattern-Abmessungen und CAD-ExportformatenWie lautet die Pinbelegung (Pinout) und Versorgungsspannung des 93AA56AT-I/MC (DFN-8-EP(2x3))?
Das Bauteil 93AA56AT-I/MC von MICROCHIP im DFN-8-EP(2x3)-Gehäuse besitzt 9 Pins mit einem Rastermaß (Pitch) von 0.50 mm und einem Betriebsspannungsbereich VCC von 1.8V-5.5V. Wichtige Pins: 1 (CS: Multiplex-I/O- & Peripherie-Pin CS (General)), 2 (CLK: Multiplex-I/O- & Peripherie-Pin CLK (General)), 3 (DI: Multiplex-I/O- & Peripherie-Pin DI (General)), 4 (DO: Multiplex-I/O- & Peripherie-Pin DO (General)), 5 (VSS: Masseanschluss (VSS)), 6 (ORG/NC: Multiplex-I/O- & Peripherie-Pin ORG/NC (General)).
Welche IPC-7351B Land-Pattern-Abmessungen hat der 93AA56AT-I/MC?
Gemäß Datenblatt und IPC-7351B (Density Level B Nominal) betragen die Gehäusemaße des 93AA56AT-I/MC (DFN-8-EP(2x3)) 2.00 × 3.00 mm bei einem Pitch e = 0.50 mm und 9 Kupfer-Pads sowie einem zentralen Thermal Pad (EPAD) von 1.75 × 1.55 mm mit 60% Pastenfenster nach IPC-7525.
Wo können KiCad (.kicad_mod, .kicad_sym), Fusion 360 (.lbr) und 3D-STEP-Modelle für 93AA56AT-I/MC heruntergeladen werden?
Auf dieser Seite können Sie das vollständig verifizierte CAD-Bibliothekspaket für 93AA56AT-I/MC (MICROCHIP, DFN-8-EP(2x3)) unter der Open-Hardware-Lizenz CERN-OHL-P-2.0 kostenlos herunterladen: KiCad 8 Footprint (.kicad_mod), Schaltplansymbol (.kicad_sym), Fusion 360 / Eagle (.lbr) und 3D STEP AP214 / WebGL GLB.
Statischer Referenzanhang: Pinbelegungstabelle (9 Pins) & 93AA56AT VariantenStatische Tabelle aufklappen
| Pin-Nr. | Signalname | Elektrischer Typ | Funktionsbeschreibung & Schaltungshinweise |
|---|---|---|---|
| 1 | CS | Digital_IO | Signalanschluss CS (Richtung: I/O, Spannungsbereich: 1.8V-5.5V). Alternative Multiplex-Funktionen: CS. Unterstützte Bus-Schnittstellen: General. |
| 2 | CLK | Digital_IO | Signalanschluss CLK (Richtung: I/O, Spannungsbereich: 1.8V-5.5V). Alternative Multiplex-Funktionen: CLK. Unterstützte Bus-Schnittstellen: General. |
| 3 | DI | Digital_IO | Signalanschluss DI (Richtung: I/O, Spannungsbereich: 1.8V-5.5V). Alternative Multiplex-Funktionen: DI. Unterstützte Bus-Schnittstellen: General. |
| 4 | DO | Digital_IO | Signalanschluss DO (Richtung: I/O, Spannungsbereich: 1.8V-5.5V). Alternative Multiplex-Funktionen: DO. Unterstützte Bus-Schnittstellen: General. |
| 5 | VSS | GND | Elektrischer 0V-Masserückführungsanschluss (VSS) für Kernlogik, I/O-Treiber und Analogblöcke. |
| 6 | ORG/NC | Digital_IO | Signalanschluss ORG/NC (Richtung: I/O, Spannungsbereich: 1.8V-5.5V). Alternative Multiplex-Funktionen: ORG/NC. Unterstützte Bus-Schnittstellen: General. |
| 7 | NC | NC | Signalanschluss NC (Richtung: I/O, Spannungsbereich: 1.8V-5.5V). Alternative Multiplex-Funktionen: NC. Unterstützte Bus-Schnittstellen: General. |
| 8 | VCC | Power_In | Positiver Versorgungseingang (VCC) im Spannungsbereich 1.8V-5.5V (Max. 5.5V). |
| 9 | EP | GND | Freiliegendes Boden-Wärmeleitpad (EP) zur primären Wärmeableitung in die Leiterplatte sowie als niederinduktiver 0V-Masserückleiter. |