24LC21/P (PDIP-8) — Symbol, Footprint IPC-7351B & 3D STEP Model

24LC21/P

MICROCHIPPDIP-8 · 8 ピン · Pitch 2.54mmIPC-7351B Verified5.0 (0)
4D 同期クロスプローブモード (CROSS-PROBE)ピンをクリックまたはホバーすると、シンボル、フットプリント、3Dモデル上で同時に強調表示されます
1. シンボル
U1 · 24LC21/P (PDIP-8)1A02A13A24VSS8VCC7WP6SCL5SDAGrid Pitch = 2.54mm (IEEE-315)-15.2-10.2-5.105.110.215.210.25.10-5.1-10.2mm
2. 2Dフットプリント
12345678E=6.35mm · Pitch e=2.54mmD=9.62mm-7-5-3-113577531-1-3-5-7mm
3. 3Dモデル
パッケージ外形: 6.35mm × 9.62mm · ピッチ: 2.54mm · ルーラー目盛: 1.00mm同期完了 <100ms

同期ピン配置 (Symbol / 2D / 3D) (8/8)

ピンをクリックまたはホバーすると、シンボル、フットプリント、3Dモデル上で同時に強調表示されます
ピン記号種別機能説明 (JA)
1A0I/OマルチプレクスI/O・ペリフェラル端子 A0 (General)
2A1I/OマルチプレクスI/O・ペリフェラル端子 A1 (General)
3A2I/OマルチプレクスI/O・ペリフェラル端子 A2 (General)
4VSSGNDグラウンド基準端子 (VSS)
5SDAI/OマルチプレクスI/O・ペリフェラル端子 SDA (I2C)
6SCLI/OマルチプレクスI/O・ペリフェラル端子 SCL (I2C)
7WPI/OマルチプレクスI/O・ペリフェラル端子 WP (General)
8VCCPower電源供給入力 (VCC — 2.5V to 5.5V)
PIN 1 A0
I/O
マルチプレクスI/O・ペリフェラル端子 A0 (General)
設計上の注意点: Signal terminal A0 (I/O, 2.5V to 5.5V domain). Multiplexed alternate functions: A0. Supported peripheral buses: General.
IPC-7351B はんだ付け密度 & スパン C/G/Z 設定

抽出図面ギャラリー (6 標準図面 + 10 抽出図面)

原本PDFを直接閲覧、または図面をクリックして全画面拡大
1. 実装3D外観モデルREPRESENTATIVE
24LC21/P (PDIP-8) - 1. 実装3D外観モデル
高精度3Dソリッドモデル拡大 ›
2. 標準ピン配置図 (上面)CLEANROOM PINOUT
24LC21/P (PDIP-8) - 2. 標準ピン配置図 (上面)
パッケージ正規ピン配置 (8ピン)拡大 ›
3. 原本データシートピン図PDF PINOUT
24LC21/P (PDIP-8) - 3. 原本データシートピン図
無トリミングピン配置図拡大 ›
4. パッケージ外形寸法図 (D×E×A)PACKAGE DIMENSIONS
24LC21/P (PDIP-8) - 4. パッケージ外形寸法図 (D×E×A)
PDIP-8 · 6.35×9.62mm · ピッチ 2.54mm拡大 ›
5. 推奨PCBフットプリントLAND PATTERN
24LC21/P (PDIP-8) - 5. 推奨PCBフットプリント
IPC-7351B パッド (8 Pads)拡大 ›
6. アプリケーション参考回路SCHEMATIC
24LC21/P (PDIP-8) - 6. アプリケーション参考回路
Typical Application Schematic拡大 ›
PDF データシート原本ピン配置・技術図面ライブラリ (10 点 · 1/1 ページ)
24LC21/P シリーズの切り抜きなし原本図面 10 点中 1–10 点目を表示
P14 · p14_fig01パッケージ完全一致
24LC21/P (PDIP-8) — 9.1 Package Marking Information
9.1 Package Marking Information
P1 · p01_fig011474×1641px
24LC21/P (PDIP-8) — SDA SCL
SDA SCL
P1 · p01_fig02727×615px
24LC21/P (PDIP-8) — Block Diagram | HV Generator | EEPROM | Array | Page Latches | YDEC | XDEC | Sense Amp R/W Control | Memory | Control | Logic | I/O Control | Logic | VCLK | SDA SCL | VCC VSS
Block Diagram | HV Generator | EEPROM | Array | Page Latches | YDEC | XDEC | Sense Amp R/W Control | Memory | Control | Logic | I/O Control | Logic | VCLK | SDA SCL | VCC VSS
P13 · p13_fig011016×557px
24LC21/P (PDIP-8) — For normal data transfer in the Bidirectional mode, SDA is allowed to change only during SCL low. Changes during SCL high are reserved for indicating the Start and Stop conditions.
For normal data transfer in the Bidirectional mode, SDA is allowed to change only during SCL low. Changes during SCL high are reserved for indicating the Start and Stop conditions.
P13 · p13_fig01P13
24LC21/P (PDIP-8) — Datasheet Page 13 (p13_fig01)
Datasheet Page 13 (p13_fig01)
P14 · p14_fig02341×626px
24LC21/P (PDIP-8) — 017 | Example | 24LC21 | 0410 | Example | 24LC21 /SN0410 | 017
017 | Example | 24LC21 | 0410 | Example | 24LC21 /SN0410 | 017
P14 · p14_fig031131×520px
24LC21/P (PDIP-8) — DS21095K-page 14  1994-2012 Microchip Technology Inc.
DS21095K-page 14  1994-2012 Microchip Technology Inc.
P14 · p14_fig01P14
24LC21/P (PDIP-8) — Datasheet Page 14 (p14_fig01)
Datasheet Page 14 (p14_fig01)
P15 · p15_fig011125×887px
24LC21/P (PDIP-8) — B1 | B | A1 | A | L | A2 | p |  | E | eB |  | c | E1 | n | D | 1 | 2 | Note: For the most current package drawings, please see the Microchip Packaging Specification located at http://www.microchip.com/packaging
B1 | B | A1 | A | L | A2 | p |  | E | eB |  | c | E1 | n | D | 1 | 2 | Note: For the most current package drawings, please see the Microchip Packaging Specification located at http://www.microchip.com/packaging
P15 · p15_fig021197×1007px
24LC21/P (PDIP-8) — A
A

電気仕様 & 部品詳細スペック (24LC21/P)

データシートから自動抽出された機能概要、外形寸法、電源電圧範囲、周辺機能インターフェース (JA)
標準電子部品・コネクタ
詳細概要:24LC21/P (PDIP-8) は 8 ピンの標準電子部品・コネクタで、パッケージ外形は 9.62 × 6.35 × 3.50 mm(ピンピッチ e = 2.54 mm)です。動作電源電圧 2.5V to 5.5V、動作温度範囲 0°C to +70°C、I2C インターフェースを内蔵しています。
動作電源電圧範囲V_CC / V_DD
2.5V to 5.5V
電源ピンから 2mm 以内に 100nF + 10µF X7R パスコンを配置
動作周囲温度範囲T_A
0°C to +70°C
工業用温度グレード;最大接合部温度 T_J(max) = +125°C
動作クロック・無線周波数f_CLK / f_RF
100 kHz
PDF データシート電気的特性より抽出
出力電流・消費電流定格I_OUT / I_CC
I_GPIO(max) = ±20 mA / pin | I_VDD(total) ≤ 150 mA
ピンあたりの絶対最大定格電流を厳守
パッケージ外形寸法 (D × E × A)D × E × A
9.62 × 6.35 × 3.50 mm (A1=0.51 mm)
パッケージ系列: DIP (PDIP-8)
ピン数・リードピッチN / e
8 Pins | Pitch e = 2.54 mm (100.0 mil)
IPC-7351B 中心間スパン C 準拠
内蔵ペリフェラルバスBuses
I2C
回路図シンボル・2D フットプリント・3D モデル完全同期
リフロー実装・吸湿感度IPC / MSL
IPC-7351B Level B | J-STD-020 (ピーク 260°C) | MSL-3
サーマルパッドは 60% 分割ステンシル開口を推奨
エンジニアリング警告: 実装前にシルクスクリーンの 1 番ピン面取りマークを確認してください。
エンジニアリング警告: 放熱パッドは Ø0.3mm サーマルビアを介して GND プレーンへ確実に接続してください。

5点工業規格検証

ファイル出力前の自動幾何・電気チェック
5/5 合格
IEEE-315 シンボル8 ピン自動バス分類
OK
IPC-7351B フットプリント8 パッド · ピッチ 2.54mm
OK
IPC-7525 60% はんだペースト開口リフロー標準 1:1
OK
DFM製造基準 (JLCPCB / PCBWay)最小パッド間隙: 0.25mm
OK
3D STEP AP214 & GLB座標原点完全一致 (0,0,0)
OK

実機検証 & コミュニティ技術レビュー

データシートから自動抽出された機能概要、外形寸法、電源電圧範囲、周辺機能インターフェース
5.00 PCB Verified

機械寸法 & ランドパターン (PDIP-8)

データシートから抽出・IPC-7351B 準拠標準化
mm
パッケージ外形 (D × E)Nominal
9.62 × 6.35 mm
全高 (A) & ピッチ (e)IPC-7351B
A=3.50mm · e=2.54mm
パッド寸法 (W × L)Level B
1.60 × 1.60 mm
ピン数 / 総パッド数Topology
8P / 8Pad (THT_DIP)

推奨周辺部品 (BOM) & ピン互換代替品 (Drop-in)

標準アプリケーション回路の受動部品および 1:1 ピン互換代替型番
DFM READY
部品記号 / 代替型番定数 / パッケージ役割 & PCB レイアウトルール
N/A
BOM
Per application circuit
PDIP-8
定格負荷電流に応じた配線幅を確保し、IPC-2221 の絶縁沿面距離規格に準拠してください。

技術的なよくある質問 (FAQ) — 24LC21/P (PDIP-8)

ピン配置、IPC-7351B ランドパターン寸法、CAD 出力フォーマットに関する回答
IPC-7351B / IEEE-315

24LC21/P (PDIP-8) のピン配置 (Pinout) および電源電圧仕様は?

MICROCHIP 製 24LC21/P (PDIP-8 パッケージ) は全 8 ピン構成で、ピンピッチは 2.54 mm、動作電源電圧範囲 VCC は 2.5V to 5.5V です。主なピン:1 (A0: マルチプレクスI/O・ペリフェラル端子 A0 (General)), 2 (A1: マルチプレクスI/O・ペリフェラル端子 A1 (General)), 3 (A2: マルチプレクスI/O・ペリフェラル端子 A2 (General)), 4 (VSS: グラウンド基準端子 (VSS)), 5 (SDA: マルチプレクスI/O・ペリフェラル端子 SDA (I2C)), 6 (SCL: マルチプレクスI/O・ペリフェラル端子 SCL (I2C))。

24LC21/P の IPC-7351B 準拠 PCB フットプリント寸法は?

データシート外形図および IPC-7351B Level B (標準密度) に基づき、24LC21/P (PDIP-8) の本体外形は 6.35 × 9.62 mm、ピッチ e = 2.54 mm、合計 8 パッドで構成されています。

24LC21/P の KiCad (.kicad_mod, .kicad_sym)、Fusion 360 (.lbr)、3D STEP モデルはどこでダウンロードできますか?

このページから CERN-OHL-P-2.0 ライセンスの下で検証済みの 24LC21/P (MICROCHIP, PDIP-8) CAD ライブラリパッケージ(KiCad 8、Autodesk Fusion 360 / Eagle .lbr、3D STEP AP214 & WebGL GLB)を無料で直接ダウンロードできます。

静的リファレンス付録:ピン配置表 (8 ピン) & 24LC21/P シリーズバリエーション静的テーブルを開く
ピン番号 (Pin #)信号名 (Signal Name)電気種別 (Type)機能説明 & 回路設計上の注意
1A0Digital_IO信号端子 A0(方向: I/O、電圧域: 2.5V to 5.5V)。多重化オルタネート機能: A0。対応バス/インターフェース: General。
2A1Digital_IO信号端子 A1(方向: I/O、電圧域: 2.5V to 5.5V)。多重化オルタネート機能: A1。対応バス/インターフェース: General。
3A2Digital_IO信号端子 A2(方向: I/O、電圧域: 2.5V to 5.5V)。多重化オルタネート機能: A2。対応バス/インターフェース: General。
4VSSGND内部ロジック、I/Oドライバ、アナログ回路の共通帰路となる0Vグラウンド端子 (VSS) です。
5SDADigital_IO信号端子 SDA(方向: I/O、電圧域: 2.5V to 5.5V)。多重化オルタネート機能: SDA。対応バス/インターフェース: I2C。
6SCLDigital_IO信号端子 SCL(方向: I/O、電圧域: 2.5V to 5.5V)。多重化オルタネート機能: SCL。対応バス/インターフェース: I2C。
7WPDigital_IO信号端子 WP(方向: I/O、電圧域: 2.5V to 5.5V)。多重化オルタネート機能: WP。対応バス/インターフェース: General。
8VCCPower_In2.5V to 5.5V 電源ドメインで動作する正電源入力端子 (VCC、最大定格: 5.5V) です。