24AA52T-I/MNY (TDFN-8-EP(2x3)) — Schaltplansymbol, IPC-7351B Footprint & 3D STEP Modell

Q: Wie lautet die Pinbelegung (Pinout) und Versorgungsspannung des 24AA52T-I/MNY (TDFN-8-EP(2x3))?

Das Bauteil 24AA52T-I/MNY von MICROCHIP im TDFN-8-EP(2x3)-Gehäuse besitzt 9 Pins mit einem Rastermaß (Pitch) von 0.50 mm und einem Betriebsspannungsbereich VCC von 1.8V to 5.5V. Wichtige Pins: 1 (A0: Multiplex-I/O- & Peripherie-Pin A0 (General)), 2 (A1: Multiplex-I/O- & Peripherie-Pin A1 (General)), 3 (A2: Multiplex-I/O- & Peripherie-Pin A2 (General)), 4 (VSS: Masseanschluss (VSS)), 5 (SDA: Multiplex-I/O- & Peripherie-Pin SDA (I2C)), 6 (SCL: Multiplex-I/O- & Peripherie-Pin SCL (I2C)).

Q: Welche IPC-7351B Land-Pattern-Abmessungen hat der 24AA52T-I/MNY?

Gemäß Datenblatt und IPC-7351B (Density Level B Nominal) betragen die Gehäusemaße des 24AA52T-I/MNY (TDFN-8-EP(2x3)) 2.00 × 3.00 mm bei einem Pitch e = 0.50 mm und 9 Kupfer-Pads sowie einem zentralen Thermal Pad (EPAD) von 1.65 × 1.40 mm mit 60% Pastenfenster nach IPC-7525.

Q: Wo können KiCad (.kicad_mod, .kicad_sym), Fusion 360 (.lbr) und 3D-STEP-Modelle für 24AA52T-I/MNY heruntergeladen werden?

Auf dieser Seite können Sie das vollständig verifizierte CAD-Bibliothekspaket für 24AA52T-I/MNY (MICROCHIP, TDFN-8-EP(2x3)) unter der Open-Hardware-Lizenz CERN-OHL-P-2.0 kostenlos herunterladen: KiCad 8 Footprint (.kicad_mod), Schaltplansymbol (.kicad_sym), Fusion 360 / Eagle (.lbr) und 3D STEP AP214 / WebGL GLB.

1. SCHALTPLANSYMBOL

2. 2D-FOOTPRINT

3. 3D-MODELL

Gehäusekörper: 2.00mm × 3.00mm · Raster: 0.50mm · Linealschritt: 1.00mmSynchronisiert <100ms

Synchronisierte Pinbelegung (Symbol / 2D / 3D) (9/9)

Klicken oder berühren Sie einen Pin, um ihn zeitgleich in Symbol, Footprint und 3D hervorzuheben

Pin	Symbol	Typ	Funktionsbeschreibung (DE)
1	A0	I/O	Multiplex-I/O- & Peripherie-Pin A0 (General)
2	A1	I/O	Multiplex-I/O- & Peripherie-Pin A1 (General)
3	A2	I/O	Multiplex-I/O- & Peripherie-Pin A2 (General)
4	VSS	GND	Masseanschluss (VSS)
5	SDA	I/O	Multiplex-I/O- & Peripherie-Pin SDA (I2C)
6	SCL	I/O	Multiplex-I/O- & Peripherie-Pin SCL (I2C)
7	WP	I/O	Multiplex-I/O- & Peripherie-Pin WP (General)
8	VCC	Power	Versorgungsspannungseingang (VCC — 1.8V to 5.5V)
9	EP	GND	Freiliegendes Thermal- & Masse-Pad (EP)

PIN 1 A0

I/O

Multiplex-I/O- & Peripherie-Pin A0 (General)

Designhinweis: ChipAddressInput

IPC-7351B Lötdichte & Spannweite C/G/Z Konfigurator

Zeichnungsgalerie (6 Standardzeichnungen + 6 Extrahierte Abbildungen)

Original-Datenblatt direkt im Browser lesen oder Zeichnungen im Vollbildmodus vergrößern

1. Reales 3D-GehäusemodellREPRESENTATIVE

24AA52T-I/MNY (TDFN-8-EP(2x3)) - 1. Reales 3D-Gehäusemodell

Detaillierter 3D-VolumenkörperVergrößern ›

2. Standard-Pinbelegung (Draufsicht)CLEANROOM PINOUT

24AA52T-I/MNY (TDFN-8-EP(2x3)) - 2. Standard-Pinbelegung (Draufsicht)

Konforme Pinanordnung (9 Pins)Vergrößern ›

3. Original-Datenblatt-PinoutPDF PINOUT

24AA52T-I/MNY (TDFN-8-EP(2x3)) - 3. Original-Datenblatt-Pinout

Unbeschnittenes DatenblattdiagrammVergrößern ›

4. Gehäuseabmessungen (D×E×A)PACKAGE DIMENSIONS

24AA52T-I/MNY (TDFN-8-EP(2x3)) - 4. Gehäuseabmessungen (D×E×A)

TDFN-8-EP(2x3) · 2.00×3.00mm · Raster 0.50mmVergrößern ›

5. Empfohlener PCB-FootprintLAND PATTERN

24AA52T-I/MNY (TDFN-8-EP(2x3)) - 5. Empfohlener PCB-Footprint

IPC-7351B Land Pattern (9 Pads)Vergrößern ›

6. Typische ApplikationsschaltungSCHEMATIC

24AA52T-I/MNY (TDFN-8-EP(2x3)) - 6. Typische Applikationsschaltung

Typical Application SchematicVergrößern ›

Originale Datenblatt-Pinouts & Technische Zeichnungen (6 Abb. · Seite 1/1)

Zeige 1–6 von 6 unbeschnittenen Originalzeichnungen für 24AA52T

P1 · p01_fig011230×507px

2K 2.2V I2C™ Serial EEPROM with Software Write-Protect

P1 · p01_fig02867×790px

SCL

P1 · p01_fig03867×526px

SDA SCL

P1 · p01_fig03P1

Datasheet Page 1 (p01_fig03)

P14 · p14_fig011477×2257px

24AA52/24LCS52

P14 · p14_fig01P14

Datasheet Page 14 (p14_fig01)

Elektrische Spezifikationen & Bauteildetails (24AA52T-I/MNY)

Automatisch aus dem Datenblatt extrahierte Funktionsbeschreibung, Abmessungen, Betriebsspannungsbereich und Schnittstellen (DE)

Standard-Elektronik- & Steckverbinderbauteil

Detaillierte Übersicht:24AA52T-I/MNY (TDFN-8-EP(2x3)) ist ein 8-poliges Standard-Elektronik- & Steckverbinderbauteil mit den Gehäuseabmessungen 3.00 × 2.00 × 0.85 mm (Pin-Raster e = 0.50 mm). Ausgelegt für 1.8V to 5.5V Versorgungsspannung, -40°C to +85°C Temperaturbereich und I2C Schnittstellen.

BetriebsversorgungsspannungV_CC / V_DD

1.8V to 5.5V

100nF + 10µF X7R Stützkondensatoren < 2mm am Versorgungspin platzieren

UmgebungstemperaturbereichT_A

-40°C to +85°C

Industrieller Temperaturbereich; T_J(max) = +125°C

Takt- & Funkfrequenzf_CLK / f_RF

100 kHz

Aus offiziellen PDF-Datenblatttabellen extrahiert

Strom- & LeistungsdatenI_OUT / I_CC

I_GPIO(max) = ±20 mA / pin | I_VDD(total) ≤ 150 mA

Maximal zulässigen Pin-Strom beachten

Gehäuseabmessungen (D × E × A)D × E × A

3.00 × 2.00 × 0.85 mm (A1=0.03 mm)

Gehäusefamilie: DFN (TDFN-8-EP(2x3))

Pinanzahl & RastermaßN / e

8 Pins | Pitch e = 0.50 mm (19.7 mil)

Nach IPC-7351B Mittenabstand C normalisiert

Integrierte BusschnittstellenBuses

I2C

4-Wege-Synchronisation (Symbol ↔ Pinout ↔ 2D ↔ 3D)

Lötprofil & FeuchteempfindlichkeitIPC / MSL

IPC-7351B Level B | J-STD-020 (Peak 260°C) | MSL-3

60% Pastenmasken-Segmentierung auf dem Thermal-Pad

Technischer Sicherheitshinweis: Vor der SMT-Bestückung die Pin-1-Markierung auf dem Bestückungsdruck prüfen.

Technischer Sicherheitshinweis: Thermal-Pad über Ø0.3mm Thermodurchkontaktierungen niederimpedant an die GND-Lage anbinden.

5-Punkte-Industriestandardprüfung

Automatische Geometrie- und Regelprüfung vor dem Dateiexport

5/5 BESTANDEN

IEEE-315 Symbol9 Pins automatisch nach Bussen gruppiert

IPC-7351B Footprint9 Pads · Raster 0.50mm

IPC-7525 60% LotpastenfensterEPAD 1.65×1.40mm Gitterteilung

DFM-Fertigungsregeln (JLCPCB / PCBWay)Min. Pad-Abstand: 0.25mm

3D STEP AP214 & GLBKoordinatenursprung deckungsgleich (0,0,0)

Praxisverifikation & Ingenieurbewertungen

Automatisch aus dem Datenblatt extrahierte Funktionsbeschreibung, Abmessungen, Betriebsspannungsbereich und Schnittstellen

5.00 PCB Verified

Mechanische Abmessungen & Land Pattern (TDFN-8-EP(2x3))

Aus dem Datenblatt extrahiert & nach IPC-7351B normiert

Gehäusekörper (D × E)Nominal

3.00 × 2.00 mm

Höhe (A) & Raster (e)IPC-7351B

A=0.85mm · e=0.50mm

Pad-Abmessungen (W × L)Level B

0.30 × 0.75 mm

Pins / Gesamt-PadsTopology

9P / 9Pad (DUAL_ROW)

Empfohlene Peripherie-BOM & Pin-kompatible Ersatztypen (Drop-in)

Passive Begleitbauteile gemäß Referenzschaltung sowie 1:1 pin-kompatible Alternativen

DFM READY

Bauteilbezeichner / Ersatz-MPN	Wert / Gehäuse	Funktion & PCB-Layout-Regel
N/A BOM	Per application circuit TDFN-8-EP(2x3)	Leiterbahnbreiten für Nennstrom dimensionieren und IPC-2221 Isolationsabstände einhalten.

Häufig gestellte technische Fragen (FAQ) — 24AA52T-I/MNY (TDFN-8-EP(2x3))

Schnellantworten zu Pinbelegung, IPC-7351B Land-Pattern-Abmessungen und CAD-Exportformaten

IPC-7351B / IEEE-315

Wie lautet die Pinbelegung (Pinout) und Versorgungsspannung des 24AA52T-I/MNY (TDFN-8-EP(2x3))?

Das Bauteil 24AA52T-I/MNY von MICROCHIP im TDFN-8-EP(2x3)-Gehäuse besitzt 9 Pins mit einem Rastermaß (Pitch) von 0.50 mm und einem Betriebsspannungsbereich VCC von 1.8V to 5.5V. Wichtige Pins: 1 (A0: Multiplex-I/O- & Peripherie-Pin A0 (General)), 2 (A1: Multiplex-I/O- & Peripherie-Pin A1 (General)), 3 (A2: Multiplex-I/O- & Peripherie-Pin A2 (General)), 4 (VSS: Masseanschluss (VSS)), 5 (SDA: Multiplex-I/O- & Peripherie-Pin SDA (I2C)), 6 (SCL: Multiplex-I/O- & Peripherie-Pin SCL (I2C)).

Welche IPC-7351B Land-Pattern-Abmessungen hat der 24AA52T-I/MNY?

Gemäß Datenblatt und IPC-7351B (Density Level B Nominal) betragen die Gehäusemaße des 24AA52T-I/MNY (TDFN-8-EP(2x3)) 2.00 × 3.00 mm bei einem Pitch e = 0.50 mm und 9 Kupfer-Pads sowie einem zentralen Thermal Pad (EPAD) von 1.65 × 1.40 mm mit 60% Pastenfenster nach IPC-7525.

Wo können KiCad (.kicad_mod, .kicad_sym), Fusion 360 (.lbr) und 3D-STEP-Modelle für 24AA52T-I/MNY heruntergeladen werden?

Auf dieser Seite können Sie das vollständig verifizierte CAD-Bibliothekspaket für 24AA52T-I/MNY (MICROCHIP, TDFN-8-EP(2x3)) unter der Open-Hardware-Lizenz CERN-OHL-P-2.0 kostenlos herunterladen: KiCad 8 Footprint (.kicad_mod), Schaltplansymbol (.kicad_sym), Fusion 360 / Eagle (.lbr) und 3D STEP AP214 / WebGL GLB.

Statischer Referenzanhang: Pinbelegungstabelle (9 Pins) & 24AA52T VariantenStatische Tabelle aufklappen

Pin-Nr.	Signalname	Elektrischer Typ	Funktionsbeschreibung & Schaltungshinweise
1	A0	Digital_IO	Signalanschluss A0 (Richtung: I/O, Spannungsbereich: 1.8V to 5.5V). Alternative Multiplex-Funktionen: A0. Unterstützte Bus-Schnittstellen: General.
2	A1	Digital_IO	Signalanschluss A1 (Richtung: I/O, Spannungsbereich: 1.8V to 5.5V). Alternative Multiplex-Funktionen: A1. Unterstützte Bus-Schnittstellen: General.
3	A2	Digital_IO	Signalanschluss A2 (Richtung: I/O, Spannungsbereich: 1.8V to 5.5V). Alternative Multiplex-Funktionen: A2. Unterstützte Bus-Schnittstellen: General.
4	VSS	GND	Elektrischer 0V-Masserückführungsanschluss (VSS) für Kernlogik, I/O-Treiber und Analogblöcke.
5	SDA	Digital_IO	Signalanschluss SDA (Richtung: I/O, Spannungsbereich: 1.8V to 5.5V). Alternative Multiplex-Funktionen: SDA. Unterstützte Bus-Schnittstellen: I2C.
6	SCL	Digital_IO	Signalanschluss SCL (Richtung: I/O, Spannungsbereich: 1.8V to 5.5V). Alternative Multiplex-Funktionen: SCL. Unterstützte Bus-Schnittstellen: I2C.
7	WP	Digital_IO	Signalanschluss WP (Richtung: I/O, Spannungsbereich: 1.8V to 5.5V). Alternative Multiplex-Funktionen: WP. Unterstützte Bus-Schnittstellen: General.
8	VCC	Power_In	Positiver Versorgungseingang (VCC) im Spannungsbereich 1.8V to 5.5V (Max. 5.5V).
9	EP	GND	Freiliegendes Boden-Wärmeleitpad (EP) zur primären Wärmeableitung in die Leiterplatte sowie als niederinduktiver 0V-Masserückleiter.

4D Studio: 24AA52T-I/MNY Permalink: /part/C2063983 MICROCHIP TDFN-8-EP(2x3)Alle Gehäusetypen Alle Hersteller