ChipDocs.org
⌘K
2284 LINH KIỆNNạp PDF
ZL40209LDG1 (QFN-32-EP(5x5)) — Symbol, Footprint IPC-7351B & 3D STEP Model

ZL40209LDG1

MICROCHIPID: C1545768QFN-32-EP(5x5) · 33 chân · Pitch 0.50mmIPC-7351B Verified5.0 (0)
CHẾ ĐỘ LIÊN KẾT ĐỒNG BỘ (CROSS-PROBE)Chạm hoặc rê chuột vào từng chân để làm sáng đồng thời trên Symbol, Footprint và 3D
1. SYMBOL
U1 · ZL40209LDG1 (QFN-32-EP(5x5))1IO12vt0 vt1 ,3ctrl0 ctrl1 4NC5IO26vt0 vt1 ,7ctrl0 ctrl1 8IO09gnd10NC11vdd12IO713IO1514IO1615IO1716vdd17gnd33EPAD/GND32gnd31sel30vdd29IO2928IO3327IO4726IO2125vdd24gnd23vdd22IO1121IO1020IO919IO2018vddGrid Pitch = 2.54mm (IEEE-315)-17.8-12.7-7.6-2.52.57.612.717.827.922.917.812.77.62.5-2.5-7.6-12.7-17.8-22.9-27.9mm
2. FOOTPRINT 2D
123456789101112131415161718192021222324252627282930313233E=5.00mm · Pitch e=0.50mmD=5.00mm-5-4-3-2-1012345543210-1-2-3-4-5mm
3. MÔ HÌNH 3D
Kích thước vỏ: 5.00mm × 5.00mm · Pitch: 0.50mm · Bước lưới thước đo: 1.00mmĐồng bộ <100ms

Sơ đồ Chân Đồng bộ Symbol/2D/3D (33/33)

Chạm hoặc rê chuột vào từng chân để làm sáng đồng thời trên Symbol, Footprint và 3D
ChânKý hiệuLoạiChức năng (VI)
1IO1I/OChân Tín hiệu Đa năng IO1 (3.3V CMOS I/O)
2vt0 vt1 ,I/OChân Đa năng Vào/Ra & Ngoại vi vt0 vt1 , (General)
3ctrl0 ctrl1 ,I/OChân Đa năng Vào/Ra & Ngoại vi ctrl0 ctrl1 , (General)
4NCNCChân không kết nối nội bộ (No Connect — để trống)
5IO2I/OChân Đa năng GPIO2 / RTC_GPIO2 / TOUCH2 / ADC1_CH1
6vt0 vt1 ,I/OChân Đa năng Vào/Ra & Ngoại vi vt0 vt1 , (General)
7ctrl0 ctrl1 ,I/OChân Đa năng Vào/Ra & Ngoại vi ctrl0 ctrl1 , (General)
8IO0I/OChân Boot Strapping GPIO0 / RTC_GPIO0 (Chọn chế độ SPI Boot / Download Boot)
9gndGNDChân Mass Tham chiếu (gnd)
10NCI/OChân Đa năng Vào/Ra & Ngoại vi NC (General)
11vddPowerChân cấp nguồn dương (vdd — 3.3V / 5.0V Standard Logic)
12IO7I/OChân Đa năng GPIO7 / RTC_GPIO7 / TOUCH7 / ADC1_CH6
13IO15I/OChân Đa năng GPIO15 / RTC_GPIO15 / U0RTS / ADC2_CH4 / XTAL_32K_P
14IO16I/OChân Đa năng GPIO16 / RTC_GPIO16 / U0CTS / ADC2_CH5 / XTAL_32K_N
15IO17I/OChân Đa năng GPIO17 / RTC_GPIO17 / U1TXD / ADC2_CH6
16vddPowerChân cấp nguồn dương (vdd — 3.3V / 5.0V Standard Logic)
17gndGNDChân Mass Tham chiếu (gnd)
18vddPowerChân cấp nguồn dương (vdd — 3.3V / 5.0V Standard Logic)
19IO20I/OChân Giao tiếp USB GPIO20 / RTC_GPIO20 / USB_D+ / U1CTS / ADC2_CH9
20IO9I/OChân Đa năng GPIO9 / RTC_GPIO9 / TOUCH9 / ADC1_CH8 / FSPIHD
21IO10I/OChân Đa năng GPIO10 / RTC_GPIO10 / TOUCH10 / ADC1_CH9 / FSPICS0
22IO11I/OChân Đa năng GPIO11 / RTC_GPIO11 / TOUCH11 / ADC2_CH0 / FSPID
23vddPowerChân cấp nguồn dương (vdd — 3.3V / 5.0V Standard Logic)
24gndGNDChân Mass Tham chiếu (gnd)
25vddPowerChân cấp nguồn dương (vdd — 3.3V / 5.0V Standard Logic)
26IO21I/OChân Đa năng GPIO21 / RTC_GPIO21
27IO47I/OChân Đa năng GPIO47 / SPICLK_P_DIFF / SUBSPICLK_P_DIFF
28IO33I/OChân Đa năng GPIO33 / FSPIHD / SUBSPIHD / SPIIO4
29IO29I/OChân Tín hiệu Đa năng IO29 (3.3V CMOS I/O)
30vddPowerChân cấp nguồn dương (vdd — 3.3V / 5.0V Standard Logic)
31selI/OChân Đa năng Vào/Ra & Ngoại vi sel (General)
32gndGNDChân Mass Tham chiếu (gnd)
33EPAD/GNDGNDChân Mass Tham chiếu (EPAD/GND)
PIN 1 IO1
I/O
Chân Tín hiệu Đa năng IO1 (3.3V CMOS I/O)
Lưu ý thiết kế: Điện áp hoạt động 3.3V (tối đa 3.6V), dòng tải tối đa 40mA.
Tinh chỉnh Mật độ Hàn IPC-7351B & Span C/G/Z

Trình Xem PDF Datasheet Trực Tiếp & Bản vẽ Kỹ thuật (6 Bản vẽ Chuẩn + 6 Hình Trích xuất)

Đọc trực tiếp tài liệu PDF Datasheet gốc ngay trên trang hoặc nhấn vào từng bản vẽ để phóng to toàn màn hình
Mở PDF Cửa sổ Riêng ↗Đọc PDF Datasheet (.pdf)
PDF VIEWERTài liệu Datasheet Chính hãng: ZL40209LDG1 (MICROCHIP · QFN-32-EP(5x5))
Cuộn trang, tìm kiếm từ khóa (Ctrl+F) hoặc phóng to trực tiếp trong khung PDF bên dưới
1. Ảnh 3D Thân Vỏ Thực tếREPRESENTATIVE
ZL40209LDG1 (QFN-32-EP(5x5)) - 1. Ảnh 3D Thân Vỏ Thực tế
Mô hình khối 3D chi tiếtPhóng to ›
2. Sơ đồ Chân Chuẩn (Top View)CLEANROOM PINOUT
ZL40209LDG1 (QFN-32-EP(5x5)) - 2. Sơ đồ Chân Chuẩn (Top View)
Đúng kiểu vỏ chuẩn (33 chân)Phóng to ›
3. Sơ đồ Chân PDF Gốc (Nguyên bản)PDF PINOUT
ZL40209LDG1 (QFN-32-EP(5x5)) - 3. Sơ đồ Chân PDF Gốc (Nguyên bản)
Bản vẽ Pinout Datasheet không cắt nhỏPhóng to ›
4. Bản vẽ Kích thước Vỏ (D×E×A)PACKAGE DIMENSIONS
ZL40209LDG1 (QFN-32-EP(5x5)) - 4. Bản vẽ Kích thước Vỏ (D×E×A)
QFN-32-EP(5x5) · 5.00×5.00mm · Pitch 0.50mmPhóng to ›
5. Bản vẽ Footprint Khuyến nghịLAND PATTERN
ZL40209LDG1 (QFN-32-EP(5x5)) - 5. Bản vẽ Footprint Khuyến nghị
IPC-7351B Land Pattern (33 Pads)Phóng to ›
6. Mạch Nguyên lý Ứng dụngSCHEMATIC
ZL40209LDG1 (QFN-32-EP(5x5)) - 6. Mạch Nguyên lý Ứng dụng
Typical Application SchematicPhóng to ›
Thư viện Sơ đồ Chân & Bản vẽ Kỹ thuật Nguyên bản từ PDF Datasheet (6 hình · Trang 1/1)
Hiển thị hình 1–6 trên 6 hình nguyên bản (không cắt nhỏ mất chân) của dòng chip ZL40209
P1 · p01_fig01814×156px
ZL40209LDG1 (QFN-32-EP(5x5)) — Features
Features
P1 · p01_fig021645×974px
ZL40209LDG1 (QFN-32-EP(5x5)) — Figure 1 - Functional Block Diagram
Figure 1 - Functional Block Diagram
P17 · p17_fig011519×1090px
ZL40209LDG1 (QFN-32-EP(5x5)) — Figure 20 - Decoupling Connections for Power Pins
Figure 20 - Decoupling Connections for Power Pins
P17 · p17_fig01P17
ZL40209LDG1 (QFN-32-EP(5x5)) — Datasheet Page 17 (p17_fig01)
Datasheet Page 17 (p17_fig01)
P25 · p25_fig011916×2474px
ZL40209LDG1 (QFN-32-EP(5x5)) — 25
25
P26 · p26_fig011978×635px
ZL40209LDG1 (QFN-32-EP(5x5)) — © 2014 Microsemi Corporation. All rights reserved. Microsemi and the Microsemi logo are trademarks of Microsemi Corporation. All other trademarks and service marks are the property of their respective owners. | ZL40209
© 2014 Microsemi Corporation. All rights reserved. Microsemi and the Microsemi logo are trademarks of Microsemi Corporation. All other trademarks and service marks are the property of their respective owners. | ZL40209

Thông số Kỹ thuật & Chi tiết Linh kiện (ZL40209LDG1)

Tổng hợp mô tả chức năng, kích thước cơ khí, dải điện áp và giao thức ngoại vi từ Datasheet (VI)
Linh kiện Điện tử & Kết nối Tiêu chuẩn
Mô tả chi tiết:ZL40209LDG1 (QFN-32-EP(5x5)) là linh kiện điện tử & kết nối tiêu chuẩn 33 chân, kích thước bao hình cơ khí 5.00 × 5.00 × 0.85 mm (bước chân e = 0.50 mm). Hoạt động trong dải điện áp 1.8V ~ 5.5V (Theo Datasheet), dải nhiệt độ -40°C ~ +85°C (Industrial Grade), tích hợp giao thức Standard I/O / Passive.
Điện áp nguồn hoạt độngV_CC / V_DD
1.8V ~ 5.5V (Theo Datasheet)
Cần tụ lọc Ceramic X7R 100nF + 10µF sát chân nguồn
Dải nhiệt độ làm việcT_A
-40°C ~ +85°C (Industrial Grade)
Chuẩn công nghiệp; T_J(max) = +125°C
Xung nhịp / Tần số hoạt độngf_CLK / f_RF
750 MHz
Trích xuất từ bảng thông số PDF gốc
Dòng điện & Công suất định mứcI_OUT / I_CC
I_GPIO(max) = ±20 mA / pin | I_VDD(total) ≤ 150 mA
Tuân thủ giới hạn dòng từng chân
Kích thước Vỏ đóng gói (D × E × A)D × E × A
5.00 × 5.00 × 0.85 mm (A1=0.03 mm)
Họ đóng gói: QFN (QFN-32-EP(5x5))
Số lượng chân & Bước chânN / e
32 Pins | Pitch e = 0.50 mm (19.7 mil)
Chuẩn hóa tọa độ Tâm-Tâm (Span C) theo IPC-7351B
Giao thức Ngoại vi Tích hợpBuses
Standard I/O / Passive
Đồng bộ tự động với Sơ đồ chân & Ký hiệu nguyên lý
Tiêu chuẩn Hàn & Chống ẩmIPC / MSL
IPC-7351B Level B | J-STD-020 (Peak 260°C) | MSL-3
60% kem hàn cửa sổ (Windowed Stencil) cho EPAD
Cảnh báo an toàn kỹ thuật: Kiểm tra kỹ vị trí chấm Pin 1 (vát góc 45°) trên Silkscreen trước khi đưa vào lò hàn Reflow.
Cảnh báo an toàn kỹ thuật: Đảm bảo vía tản nhiệt (Thermal Vias Ø0.3mm) nối thẳng xuống lớp GND Plane để hạ trở nhiệt RθJA.

Kiểm định 5 Chuẩn

Đánh giá tự động trước khi xuất file
5/5 PASS
IEEE-315 Symbol33 chân phân nhóm tự động
OK
IPC-7351B Land Pattern33 pads · Pitch 0.50mm
OK
IPC-7525 Kem hàn 60%EPAD 3.50×3.50mm chia cửa sổ
OK
DFM JLCPCB / PCBWayKhe hở Pad min: 0.25mm
OK
3D STEP AP214 & GLBKhớp gốc tọa độ (0,0,0)
OK

Xác nhận Mạch Thật & Đánh giá Kỹ thuật

Tổng hợp mô tả chức năng, kích thước cơ khí, dải điện áp và giao thức ngoại vi từ Datasheet
5.00 PCB Verified

Kích thước Cơ khí & Land Pattern (QFN-32-EP(5x5))

Trích xuất từ Datasheet & chuẩn hóa IPC-7351B
mm
Thân vỏ (D × E)Nominal
5.00 × 5.00 mm
Chiều cao (A) & Pitch (e)IPC-7351B
A=0.85mm · e=0.50mm
Kích thước Pad (W × L)Level B
0.28 × 0.80 mm
Số chân / Tổng số PadTopology
33P / 33Pad (QUAD_ROW)

BOM Ngoại vi Khuyến nghị & Mã IC Tương đương (Drop-in)

Linh kiện thụ động đi kèm theo sơ đồ nguyên lý tiêu chuẩn và các mã thay thế tương thích chân 1:1
DFM READY
Ký hiệu / Mã thay thếGiá trị / Kiểu vỏVai trò & Quy tắc Bố trí PCB (Layout Rule)
N/A
BOM
Theo mạch ứng dụng
QFN-32-EP(5x5)
Đảm bảo bề rộng đường mạch phù hợp dòng định mức và tuân thủ khoảng cách cách điện IPC-2221.

Câu hỏi Kỹ thuật Thường gặp (FAQ) — ZL40209LDG1 (QFN-32-EP(5x5))

Giải đáp nhanh về sơ đồ chân Pinout, kích thước Land Pattern IPC-7351B và định dạng tệp CAD
IPC-7351B / IEEE-315

Sơ đồ chân (Pinout) và thông số điện áp của ZL40209LDG1 (QFN-32-EP(5x5)) như thế nào?

Linh kiện ZL40209LDG1 do MICROCHIP sản xuất đóng gói kiểu QFN-32-EP(5x5) gồm 33 chân với bước chân (pitch) 0.50 mm. Các chân tiêu biểu gồm: 1 (IO1: Chân Tín hiệu Đa năng IO1 (3.3V CMOS I/O)), 2 (vt0 vt1 ,: Chân Đa năng Vào/Ra & Ngoại vi vt0 vt1 , (General)), 3 (ctrl0 ctrl1 ,: Chân Đa năng Vào/Ra & Ngoại vi ctrl0 ctrl1 , (General)), 4 (NC: Chân không kết nối nội bộ (No Connect — để trống)), 5 (IO2: Chân Đa năng GPIO2 / RTC_GPIO2 / TOUCH2 / ADC1_CH1), 6 (vt0 vt1 ,: Chân Đa năng Vào/Ra & Ngoại vi vt0 vt1 , (General)).

Kích thước Footprint chuẩn IPC-7351B của ZL40209LDG1 là bao nhiêu?

Theo bản vẽ cơ khí Datasheet và chuẩn hóa toán học IPC-7351B (Density Level B Nominal), thân vỏ ZL40209LDG1 (QFN-32-EP(5x5)) có kích thước danh định 5.00 × 5.00 mm, bước chân e = 0.50 mm, tổng số 33 pad đồng kèm pad tản nhiệt trung tâm (EPAD) 3.50 × 3.50 mm chia lưới kem hàn 60% theo IPC-7525.

Tải thư viện KiCad (.kicad_mod, .kicad_sym), Fusion 360 (.lbr) và mô hình 3D STEP cho ZL40209LDG1 ở đâu?

Bạn có thể tải trực tiếp và miễn phí (giấy phép mở CERN-OHL-P-2.0) toàn bộ gói thư viện CAD đã hậu kiểm của ZL40209LDG1 (MICROCHIP, QFN-32-EP(5x5)) ngay trên trang này, bao gồm: KiCad 8 Footprint (.kicad_mod), KiCad Schematic Symbol (.kicad_sym), Autodesk Fusion 360 / Eagle (.lbr), và mô hình 3D MCAD (.STEP AP214 & WebGL .GLB).

Phụ lục Tra cứu Tĩnh: Bảng Pinout (33 chân) & Liên kết Biến thể Họ ZL40209Mở rộng bảng tĩnh
Số Chân (Pin #)Tên Tín hiệu (Signal Name)Loại Điện học (Type)Mô tả Chức năng & Lưu ý Thiết kế Mạch
1IO1Digital_IOChân Tín hiệu Đa năng IO1 (3.3V CMOS I/O)
2vt0 vt1 ,Digital_IOChân tín hiệu vt0 vt1 , (I/O, miền áp 3.3V / 5.0V Standard Logic). Các chức năng ghép kênh (Alternate Functions): vt0 vt1 ,. Giao thức hỗ trợ: General.
3ctrl0 ctrl1 ,Digital_IOChân tín hiệu ctrl0 ctrl1 , (I/O, miền áp 3.3V / 5.0V Standard Logic). Các chức năng ghép kênh (Alternate Functions): ctrl0 ctrl1 ,. Giao thức hỗ trợ: General.
4NCNo_ConnectChân không kết nối nội bộ (No Connect — để trống)
5IO2Digital_IOChân Đa năng GPIO2 / RTC_GPIO2 / TOUCH2 / ADC1_CH1
6vt0 vt1 ,Digital_IOChân tín hiệu vt0 vt1 , (I/O, miền áp 3.3V / 5.0V Standard Logic). Các chức năng ghép kênh (Alternate Functions): vt0 vt1 ,. Giao thức hỗ trợ: General.
7ctrl0 ctrl1 ,Digital_IOChân tín hiệu ctrl0 ctrl1 , (I/O, miền áp 3.3V / 5.0V Standard Logic). Các chức năng ghép kênh (Alternate Functions): ctrl0 ctrl1 ,. Giao thức hỗ trợ: General.
8IO0Digital_IOChân Boot Strapping GPIO0 / RTC_GPIO0 (Chọn chế độ SPI Boot / Download Boot)
9gndGNDChân nối đất (gnd — 0V Reference) cho mạch nguồn, logic số và giao tiếp ngoại vi của IC.
10NCNCChân tín hiệu NC (I/O, miền áp 3.3V / 5.0V Standard Logic). Các chức năng ghép kênh (Alternate Functions): NC. Giao thức hỗ trợ: General.
11vddPower_InChân cấp nguồn dương (vdd) hoạt động trong miền điện áp 3.3V / 5.0V Standard Logic (Điện áp chịu đựng tối đa: 5.5V).
12IO7Digital_IOChân Đa năng GPIO7 / RTC_GPIO7 / TOUCH7 / ADC1_CH6
13IO15Digital_IOChân Đa năng GPIO15 / RTC_GPIO15 / U0RTS / ADC2_CH4 / XTAL_32K_P
14IO16Digital_IOChân Đa năng GPIO16 / RTC_GPIO16 / U0CTS / ADC2_CH5 / XTAL_32K_N
15IO17Digital_IOChân Đa năng GPIO17 / RTC_GPIO17 / U1TXD / ADC2_CH6
16vddPower_InChân cấp nguồn dương (vdd) hoạt động trong miền điện áp 3.3V / 5.0V Standard Logic (Điện áp chịu đựng tối đa: 5.5V).
17gndGNDChân nối đất (gnd — 0V Reference) cho mạch nguồn, logic số và giao tiếp ngoại vi của IC.
18vddPower_InChân cấp nguồn dương (vdd) hoạt động trong miền điện áp 3.3V / 5.0V Standard Logic (Điện áp chịu đựng tối đa: 5.5V).
19IO20Digital_IOChân Giao tiếp USB GPIO20 / RTC_GPIO20 / USB_D+ / U1CTS / ADC2_CH9
20IO9Digital_IOChân Đa năng GPIO9 / RTC_GPIO9 / TOUCH9 / ADC1_CH8 / FSPIHD
21IO10Digital_IOChân Đa năng GPIO10 / RTC_GPIO10 / TOUCH10 / ADC1_CH9 / FSPICS0
22IO11Digital_IOChân Đa năng GPIO11 / RTC_GPIO11 / TOUCH11 / ADC2_CH0 / FSPID
23vddPower_InChân cấp nguồn dương (vdd) hoạt động trong miền điện áp 3.3V / 5.0V Standard Logic (Điện áp chịu đựng tối đa: 5.5V).
24gndGNDChân nối đất (gnd — 0V Reference) cho mạch nguồn, logic số và giao tiếp ngoại vi của IC.
25vddPower_InChân cấp nguồn dương (vdd) hoạt động trong miền điện áp 3.3V / 5.0V Standard Logic (Điện áp chịu đựng tối đa: 5.5V).
26IO21Digital_IOChân Đa năng GPIO21 / RTC_GPIO21
27IO47Digital_IOChân Đa năng GPIO47 / SPICLK_P_DIFF / SUBSPICLK_P_DIFF
28IO33Digital_IOChân Đa năng GPIO33 / FSPIHD / SUBSPIHD / SPIIO4
29IO29Digital_IOChân Tín hiệu Đa năng IO29 (3.3V CMOS I/O)
30vddPower_InChân cấp nguồn dương (vdd) hoạt động trong miền điện áp 3.3V / 5.0V Standard Logic (Điện áp chịu đựng tối đa: 5.5V).
31selDigital_IOChân tín hiệu sel (I/O, miền áp 3.3V / 5.0V Standard Logic). Các chức năng ghép kênh (Alternate Functions): sel. Giao thức hỗ trợ: General.
32gndGNDChân nối đất (gnd — 0V Reference) cho mạch nguồn, logic số và giao tiếp ngoại vi của IC.
33EPAD/GNDGNDChân nối đất (EPAD/GND — 0V Reference) cho mạch nguồn, logic số và giao tiếp ngoại vi của IC.
Khám pháLinh kiệnKiểu vỏHãng SXNạp PDF